

T S1/5/1

1/5/1

DIALOG(R) File 351:Derwent WPI
(c) 2004 Thomson Derwent. All rts. reserv.

012491843 **Image available**

WPI Acc No: 1999-297951/199925

XRAM Acc No: C99-087759

XRPX Acc No: N99-224149

Crystal orientation structure in liquid crystal element - expands liquid crystal phase transition area continuously along uniaxial direction to area which is devoid of uniaxial crystal orientation regulation power

Patent Assignee: CANON KK (CANO)

Inventor: ASAO Y; MIURA S; MORI S; MORIYAMA T; TERADA M; WATANABE Y

Number of Countries: 002 Number of Patents: 002

Patent Family:

| Patent No | Kind | Date | Applicat No | Kind | Date | Week |
|-------------|------|----------|-------------|------|----------|----------|
| JP 11101993 | A | 19990413 | JP 98217421 | A | 19980731 | 199925 B |
| US 6195147 | B1 | 20010227 | US 98126857 | A | 19980731 | 200114 |

Priority Applications (No Type Date): JP 97207926 A 19970801; JP 97207924 A 19970801; JP 97207925 A 19970801

Patent Details:

| Patent No | Kind | Lan Pg | Main IPC | Filing Notes |
|-----------|------|--------|----------|--------------|
|-----------|------|--------|----------|--------------|

| | | | | |
|-------------|---|----|--------------|--|
| JP 11101993 | A | 54 | G02F-001/137 | |
|-------------|---|----|--------------|--|

| | | | | |
|------------|----|--|--------------|--|
| US 6195147 | B1 | | G02F-001/141 | |
|------------|----|--|--------------|--|

Abstract (Basic): JP 11101993 A

NOVELTY - An LC phase transition area is expanded along uniaxial direction continuously from area with uniaxial orientation regulation power, to area devoid of uniaxial orientation regulation power. The area with uniaxial orientation regulation power is adjacent to an orientation control layer (15a) and parallel surface (R1), in phase transition of LC.

DETAILED DESCRIPTION - One side of substrate (12a) contacts with liquid crystal. During drop in temperature, the phase transition from liquor phase to liquid crystal phase occurs in the portion which contacts the area which has uniaxial orientation regulation power.

INDEPENDENT CLAIMS are included for the following: a manufacturing method of liquid crystal element; an orientation control method of liquid crystal element

USE - For e.g. flat panel display, projection display, printer.

ADVANTAGE - Improves orientation uniformity and drive characteristic. Temperature dependency of drive margin is reduced or high speed response is materialized.

DESCRIPTION OF DRAWING(S) - The figure shows plan showing structure of substrate in liquid crystal element. (12a) Substrate; (15a) Orientation control layer; (R1) Parallel surface .

Dwg.1/22

Title Terms: CRYSTAL; ORIENT; STRUCTURE; LIQUID; CRYSTAL; ELEMENT; EXPAND; LIQUID; CRYSTAL; PHASE; TRANSITION; AREA; CONTINUOUS; UNIAXIAL; DIRECTION ; AREA; DEVOID; UNIAXIAL; CRYSTAL; ORIENT; REGULATE; POWER

Derwent Class: L03; P81; U14

International Patent Class (Main): G02F-001/137; G02F-001/141

International Patent Class (Additional): C09K-019/02; G02F-001/1337

File Segment: CPI; EPI; EngPI

?

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-101993

(43)公開日 平成11年(1999)4月13日

(51)Int.Cl.*

G 0 2 F 1/137
1/1337

識別記号

F I

G 0 2 F 1/137
1/1337

審査請求 未請求 請求項の数76 O.L (全 54 頁)

(21)出願番号 特願平10-217421

(22)出願日 平成10年(1998)7月31日

(31)優先権主張番号 特願平9-207924

(32)優先日 平9(1997)8月1日

(33)優先権主張国 日本 (JP)

(31)優先権主張番号 特願平9-207925

(32)優先日 平9(1997)8月1日

(33)優先権主張国 日本 (JP)

(31)優先権主張番号 特願平9-207926

(32)優先日 平9(1997)8月1日

(33)優先権主張国 日本 (JP)

(71)出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(72)発明者 浅尾 恒史

東京都大田区下丸子3丁目30番2号キヤノン株式会社内

(72)発明者 寺田 匡宏

東京都大田区下丸子3丁目30番2号キヤノン株式会社内

(72)発明者 森山 孝志

東京都大田区下丸子3丁目30番2号キヤノン株式会社内

(74)代理人 弁理士 丸島 儀一


最終頁に続く

(54)【発明の名称】 液晶素子、液晶の配向制御方法、及び液晶素子の製造方法

(57)【要約】

【課題】 配向均一性と駆動特性の向上が両立された液晶素子を提供する。

【解決手段】 一对の基板12a、12b間に液晶11を有し、少なくとも一方の基板に液晶11に対する一軸配向規制力を有する配向制御層15aが選択的に設けられ、該液晶11は、降温時に液晶の液体相-液晶相の相転移過程で該配向制御層15aの基板と平行方向の面R1に接する領域から液晶相への転移が生じて該配向制御層15aの一軸配向規制力の軸方向に沿って連続的に液晶相転移領域が拡大し配向状態が形成されたものであることを特徴とする。



【特許請求の範囲】

【請求項1】 一対の基板間に液晶を有し、少なくとも一方の基板側に液晶と接し少なくとも選択的に設けられた液晶に対して一軸配向規制力を有する第一の領域と、該第一の領域外の該第一の領域に比較して液晶に対する一軸配向規制力が弱い又は実質的に一軸配向規制力を持たない第二の領域とを有し、該液晶は、基板において降温時に液体相-液晶相の相転移過程で該第一の領域に接する部分から液晶相への転移が生じて、該第一の領域における一軸配向軸に沿って液晶相転移領域が成長し、該第二の領域に連続的に液晶相転移領域が拡大して配向状態が形成されたものであることを特徴とする液晶素子。

【請求項2】 前記一軸配向規制力を有する第一の領域の基板面と実質的に平行な面に接する液晶領域の液体相-液晶相転移温度が、前記第二の領域に接する部分での液晶領域の液体相-液晶相転移温度より高い請求項1記載の液晶素子。

【請求項3】 前記液晶はスメクチック液晶相を示し、降温時に、液晶の相転移過程で前記一軸配向規制力を有する第一の領域の基板面と実質的に平行な面に接する液晶領域からスメクチック液晶相への転移が生じて該第一の領域の一軸配向軸方向に沿って連続的にスメクチック液晶相転移領域が拡大し配向状態が形成されたものであることを特徴とする請求項1記載の液晶素子。

【請求項4】 前記液晶は液体相-スメクチック液晶相の相転移をとるカイラルスメクチック液晶であり、降温時に、液晶の相転移過程で前記選択的に設けられた第一の領域の基板と実質的に平行方向の面に接する液晶領域からスメクチック液晶相への転移が生じて該第一の領域の一軸配向軸方向に沿って連続的にスメクチック液晶相転移領域が拡大し配向状態が形成されたものであることを特徴とする請求項1記載の液晶素子。

【請求項5】 一方の基板にのみ前記一軸配向規制力を有する第一の領域が選択的に設けられており、前記液晶は、液体相-スメクチック液晶相の相転移をとるカイラルスメクチック液晶からなり、降温時に液晶の相転移過程で該第一の領域の基板と実質的に平行方向の面に接する液晶領域からスメクチック液晶相への転移が生じて該第一の領域の一軸配向軸方向に沿って連続的にスメクチック液晶相転移領域が拡大し配向状態が形成されたものであることを特徴とする請求項4記載の液晶素子。

【請求項6】 前記第一の領域が、液晶を構成するスメクチック層の方向と同方向に連続した形状で選択的に設けられている請求項3乃至5のいずれかに記載の液晶素子。

【請求項7】 前記一軸配向規制力を有する第一の領域は、前記液晶を構成するスメクチック層の方向と同方向を長手方向とする複数のストライブからなるパターンの配向制御層パターンである請求項3乃至5のいずれかに

記載の液晶素子。

【請求項8】 前記複数のストライブパターンの配向制御層のストライブ部分のスメクチック層法線方向の長さが、該配向制御層の隣接するストライブ間の該配向制御層が設けられない部分のスメクチック層の法線方向の長さより短い請求項7記載の液晶素子。

【請求項9】 前記一軸配向規制力を有する第一の領域層が設けられた基板において、該第一の領域層の全平面積が、該第一の領域以外の全平面積より小さい請求項1記載の液晶素子。

【請求項10】 前記一軸配向規制力を有する第一の領域は、有機絶縁膜をラビング処理した配向制御層である請求項1記載の液晶素子。

【請求項11】 前記一軸配向規制力を有する第一の領域を有する基板において、該第一の領域層と、前記第二の領域で液晶と接する層を構成する材料とが異なる材料からなる請求項1記載の液晶素子。

【請求項12】 前記第二の領域で液晶と接する層が一軸配向規制力を実質的に持たず、該第二の領域の液晶と接する部分が、垂直配向材からなる請求項1記載の液晶素子。

【請求項13】 前記第二の領域の液晶と接する部分が、シランカップリング材、フッ素含有膜、有機変性シリカからなる群より選ばれる少なくとも1種の材料からなる請求項12記載の液晶素子。

【請求項14】 片方の基板には一軸配向規制力を実質的に持たない配向制御層が設けられており、該配向制御層が全面で液晶に接する請求項1記載の液晶素子。

【請求項15】 前記選択的に形成された一軸配向規制力を有する第一の領域を有する基板において、該第二の領域を構成する層が基板全面に設けられ、該第二の領域を構成する層上に一軸配向規制力を有する第一の領域を構成する配向制御層が選択的に設けられている請求項1記載の液晶素子。

【請求項16】 前記選択的に形成された一軸配向規制力を有する第一の領域を有する基板において、該第二の領域を構成する層が基板全面に設けられ、該第二の領域を構成する層上に一軸配向規制力を有する第一の領域を構成する配向制御層が選択的に設けられている請求項1記載の液晶素子。

【請求項17】 前記液晶が、フルオロカーボン末端部分及び炭化水素部分が中心核によって結合された構造であって、スメクチック中間相又は潜在的スメクチック中間相を有するフッ素含有液晶化合物を少なくとも1種を含有するカイラルスメクチック液晶組成物である請求項3乃至5記載の液晶素子。

【請求項18】 前記一対の基板の夫々にストライブ状の電極群が設けられ、各基板の電極群がマトリックス構造を形成しており、前記一軸配向規制力を有する第一の領域が、少なくとも各基板の電極が交差していない部分

に選択的に設けられる請求項1記載の液晶素子。

【請求項19】 前記液晶の部分は、前記少なくとも一方の基板の第一の領域に対応した基板界面付近の液晶分子と基板間のバルク液晶分子が実質的に連続配列状態である第一の液晶領域と、前記少なくとも一方の基板の第二の領域に対応した基板界面付近の液晶分子と基板間のバルク液晶分子が不連続配列状態である第二の液晶領域から構成されていることを特徴とした請求項1記載の液晶素子。

【請求項20】 前記第二の液晶領域に対応する基板表面の少なくとも一方が、一軸配向規制力を実質的に持たない請求項19記載の液晶素子。

【請求項21】 前記第二の液晶領域に対応する少なくとも一方の基板側の第二の領域が、算術平均粗さR_aが2nm以上の表面粗さを有する請求項19記載の液晶素子。

【請求項22】 前記第二の液晶領域に対応する少なくとも一方の基板側の第二の領域が、自乗平均粗さR_{m s}が2.5nm以上の表面粗さを有する請求項19記載の液晶素子。

【請求項23】 前記第二の液晶領域に対応する少なくとも一方の基板側の第二の領域が、表面粗度5%以上の表面粗さを有する請求項19記載の液晶素子。

【請求項24】 前記液晶の部分が、互いに離間して区画された複数の実駆動領域からなり、該実駆動領域が前記第二の液晶領域に相当し、該実駆動領域間の領域が前記第一の液晶領域に相当する請求項19記載の液晶素子。

【請求項25】 前記一軸配向規制力を有する第一の領域に接する第一の液晶領域の液体相-液晶相転移温度が、前記第二の領域に接する第二の液晶領域の液体相-液晶相転移温度より高い請求項19記載の液晶素子。

【請求項26】 前記液晶はスメクチック液晶相を示し、降温時に、液晶の相転移過程で前記一軸配向規制力を有する第一の領域の基板と実質的に平行な面に接する液晶領域からスメクチック液晶相への転移が生じて該第一の領域の一軸配向処理方向に沿って連続的にスメクチック液晶相転移領域が拡大し配向状態が形成されたものであることを特徴とする請求項19記載の液晶素子。

【請求項27】 前記液晶は液体相-スメクチック液晶相の相転移をとるカイラルスメクチック液晶であり、降温時に、液晶の相転移過程で前記選択的に設けられた第一の領域の基板と実質的に平行方向の面に接する液晶領域からスメクチック液晶相への転移が生じて該第一の領域の一軸配向処理方向に沿って連続的にスメクチック液晶相転移領域が拡大し配向状態が形成されたものであることを特徴とする請求項19記載の液晶素子。

【請求項28】 一方の基板にのみ前記一軸配向規制力を有する第一の領域が選択的に設けられており、前記液晶は、液体相-スメクチック液晶相の相転移をとるカイ

ラルスメクチック液晶からなり、降温時に液晶の相転移過程で第一の領域の基板と実質的に平行な面に接する液晶領域からスメクチック液晶相への転移が生じて該第一の領域の一軸配向処理軸に沿って連続的にスメクチック液晶相転移領域が拡大し配向状態が形成されたものであることを特徴とする請求項19記載の液晶素子。

【請求項29】 前記一軸配向規制力を有する第一の領域が、液晶を構成するスメクチック層の方向と同方向に連続した形状で選択的に設けられている請求項26乃至28のいずれかに記載の液晶素子。

【請求項30】 前記選択的に形成された一軸配向規制力を有する第一の領域は、前記液晶を構成するスメクチック層の方向と同方向を長手方向とする複数のストライプからなる配向制御層パターンである請求項26乃至28のいずれかに記載の液晶素子。

【請求項31】 前記複数のストライプからなるバーナーの配向制御層の一部のスメクチック層の法線方向の長さが、該配向制御層の隣接するストライプ間の該配向制御層が設けられていない部分のスメクチック層の法線方向の長さより短い請求項30記載の液晶素子。

【請求項32】 前記一軸配向規制力を有する第一の領域が設けられた基板において、該第一の領域全平面積が、該第一の領域以外の全平面積より小さい請求項19記載の液晶素子。

【請求項33】 前記一軸配向規制力を有する第一の領域は、有機絶縁膜をラビング処理した配向制御層の実質的に基板と平行な面領域である請求項19記載の液晶素子。

30 【請求項34】 前記有機絶縁膜がポリイミドからなる請求項3.3記載の液晶素子。

【請求項35】 前記第二の液晶領域に対応する少なくとも一方の基板側の第二の領域が、体積抵抗値 $1.0 \times 10^4 \sim 1.0 \times 10^{10} \Omega \text{ cm}$ の層からなる請求項19記載の液晶素子。

【請求項36】 前記第二の液晶領域に対応する少なくとも一方の基板側の第二の領域が、多結晶又は非晶質金属酸化物からなる膜、多結晶又は非晶質半導体からなる膜、及び導電性微粒子を絶縁性の母材中に分散させた膜からなる請求項19記載の液晶素子。

40 【請求項37】 前記一軸配向規制力を有する第一の領域を有する基板において、前記第二の液晶領域に接する第二の領域が一軸配向規制力を実質的に持たず、該一軸配向規制力を実質的に持たない第二の領域を構成する層上に一軸配向規制力を有する第一の領域を構成する配向制御層が選択的に設けられている請求項19記載の液晶素子。

【請求項38】 前記第二の液晶領域に接する一軸配向規制力を実質的に持たない第二の領域を構成する層が、体積抵抗値 $1.0 \times 10^4 \sim 1.0 \times 10^{10} \Omega \text{ cm}$ の層

である請求項37記載の液晶素子。

【請求項39】 前記第二の液晶領域に接する一軸配向規制力を実質的に持たない第二の領域を構成する層が、多結晶又は非晶質金属酸化物からなる膜、多結晶又は非晶質半導体からなる膜、及び導電性微粒子を絶縁性の母材中に分散させた膜からなる請求項37記載の液晶素子。

【請求項40】 前記一対の基板の夫々にストライプ状の電極群が設けられ、各基板の電極群がマトリックス構造を形成しており、前記選択的に設けられる一軸配向規制力を有する第一の領域が、少なくとも各基板の電極が交差していない部分に選択的に設けられる請求項19記載の液晶素子。

【請求項41】 前記液晶が、フルオロカーボン末端部分及び炭化水素部分が中心核によって結合された構造であって、スマクチック中間相又は潜在的スマクチック中間相を有するフッ素含有液晶化合物を少なくとも1種を含有するカイラスメクチック液晶組成物である請求項26乃至28のいずれかに記載の液晶素子。

【請求項42】 前記液晶を有する一対の基板が一対の偏光板間に挟持され、液晶素子中を通過する光を変調し少なくとも明状態及び暗状態を示し、前記少なくとも一方の基板の選択的に設けられた一軸配向規制力を有する第一の領域に対応する液晶部分では、暗状態が示されるような位置に液晶分子が固定化されていることを特徴とする請求項1記載の液晶素子。

【請求項43】 前記基板間の液晶が互いに離間した複数の実駆動領域からなり、該実駆動領域間に對応して、前記一軸配向規制力を有する第一の領域が選択的に設けられる請求項42記載の液晶素子。

【請求項44】 前記一対の基板の夫々にストライプ状の電極群が設けられ、各基板の電極群が互いに対向し、マトリックス構造を形成しており、前記一軸配向規制力を有する第一の領域は、少なくとも各基板の電極が交差していない部分に選択的に設けられる請求項42記載の液晶素子。

【請求項45】 前記ストライプ状の電極は、透明導電膜に金属が付設されたものである請求項44記載の液晶素子。

【請求項46】 前記第一の領域に接する液晶領域の液体相-液晶相転移温度が、前記第二の領域に接する液晶領域の液体相-液晶相転移温度より高い請求項42記載の液晶素子。

【請求項47】 前記液晶はスマクチック液晶相を示し、降温時に、液晶の相転移過程で前記第一の領域に接する液晶領域からスマクチック液晶相への転移が生じて該第一の領域の一軸配向軸方向に沿って連続的にスマクチック液晶相転移領域が拡大し配向状態が形成されたものであることを特徴とする請求項42記載の液晶素子。

【請求項48】 前記液晶は液体相-スマクチック液晶

相の相転移をとるカイラスメクチック液晶であり、降温時に、液晶の相転移過程で前記第一の領域の基板と実質的に平行な面に接する液晶領域からスマクチック液晶相への転移が生じて該第一の領域の一軸配向軸方向に沿って連続的にスマクチック液晶相転移領域が拡大し配向状態が形成されたものであることを特徴とする請求項42記載の液晶素子。

【請求項49】 一方の基板にのみ前記一軸配向規制力を有する第一の領域が選択的に設けられており、前記液晶は、液体相-スマクチック液晶相の相転移をとるカイラスメクチック液晶からなり、降温時に液晶の相転移過程で該第一の領域の基板と実質的に平行な面に接する液晶領域からスマクチック液晶相への転移が生じて該第一の領域の一軸配向軸方向に沿って連続的にスマクチック液晶相転移領域が拡大し配向状態が形成されたものであることを特徴とする請求項42記載の液晶素子。

【請求項50】 前記少なくとも一方の基板の第一の領域が、液晶を構成するスマクチック層の方向と同方向に連続した形状で選択的に設けられている請求項47乃至49のいずれかに記載の液晶素子。

【請求項51】 前記選択的に形成された一軸配向規制力を有する第一の領域は、前記液晶を構成するスマクチック層の方向と同方向を長手方向とする複数のストライプからなる配向制御層のパターンからなる請求項47乃至49のいずれかに記載の液晶素子。

【請求項52】 前記複数のストライプからなるパターンの配向制御層の一つストライプ部分のスマクチック層の法線方向の長さが、該配向制御層の隣接するストライプ間の該配向制御層が設けられていない部分のスマクチック層の法線方向の長さより短い請求項51記載の液晶素子。

【請求項53】 前記一軸配向規制力を有する第一の領域が設けられた基板において、該第一の領域の全平面積が、該第一の領域以外の全平面積より小さい請求項42記載の液晶素子。

【請求項54】 前記一軸配向規制力を有する第一の領域は、有機絶縁膜をラビング処理した基板と実質的に平行な面領域である請求項1記載の液晶素子。

【請求項55】 前記一軸配向規制力を有する第一の領域を構成する配向制御層と、前記第二の領域で液晶と接する層を構成する材料とが異なる材料からなる請求項42記載の液晶素子。

【請求項56】 前記第二の領域で液晶と接する層が一軸配向規制力を実質的に持たず、該第二の領域で液晶と接する層が、母材に導電性の微粒子が分散された膜である請求項55記載の液晶素子。

【請求項57】 他方の基板には一軸配向規制力を実質的に持たない配向制御層が設けられており、該配向制御層が全面で液晶に接する請求項42記載の液晶素子。

【請求項58】 前記第一の領域を有する基板におい

て、前記第二の領域を構成する層が、基板全面に設けられ、該層上に一軸配向規制力を有する第一の領域を構成する配向制御層が選択的に設けられている請求項4記載の液晶素子。

【請求項5】 前記第一の領域を有する基板において、前記第二の領域を構成する層が、基板全面に設けられ、該層上に一軸配向規制力を有する第一の領域を構成する配向制御層が選択的に設けられている請求項5記載の液晶素子。

【請求項6】 前記液晶が、フルオロカーボン末端部分及び炭化水素部分が中心核によって結合された構造であって、スメクチック中間相又は潜在的スメクチック中間相を有するフッ素含有液晶化合物を含有する液晶組成物である請求項4記載の液晶素子。

【請求項6】 前記少なくとも一方の基板において、第一の領域を構成する層と前記第二の領域の表面を構成する層が同一の材料からなる請求項1記載の液晶素子。

【請求項6】 前記第一の領域を構成する層の厚みが前記第二の領域を構成する層の厚みが大きい請求項6記載の液晶素子。

【請求項6】 前記第一の領域を構成する層及び前記第二の領域を構成する層は、均一な厚みの膜を形成した後、該膜をバターニングして選択的に該第一の領域及び第二の領域の機能を付与したものである請求項6記載の液晶素子。

【請求項6】 液晶部分は、前記少なくとも一方の基板の第一の領域に対応した基板界面付近の液晶分子と基板間のバルク液晶分子が実質的に連続配列状態である第一の液晶領域と、前記少なくとも一方の基板の第二の領域に対応した基板界面付近の液晶分子と基板間のバルク液晶分子が不連続配列状態である第二の液晶領域から構成されていることを特徴とする請求項6乃至6記載の液晶素子。

【請求項6】 前記液晶部分が、互いに離間して区画された複数の実駆動領域からなり、該実駆動領域が前記第二の液晶領域に相当し、該実駆動領域間の領域が前記液晶部分を構成する第一の液晶領域に相当する請求項6記載の液晶素子。

【請求項6】 前記基板における第一の領域を構成する層及び前記少なくとも一方の基板において第二の領域を構成する層の両方が母材中に導電性微粒子が分散された層上に設けられている請求項6記載の液晶素子。

【請求項6】 前記液晶を有する一対の基板が一対の偏光板間に挟持され、液晶素子中を通過する光を変調し、少なくとも明状態及び暗状態を示し、前記一対の基板の少なくとも一方の選択的に設けられた一軸配向規制力を有する第一の領域に対応する液晶部分では、暗状態が示されるような位置に液晶分子が固定化されていることを特徴とする請求項6乃至6記載の液晶素子。

【請求項6】 前記液晶部分が、互いに離間して区画された複数の実駆動領域からなり、該実駆動領域間に對応して前記第一の液晶領域が選択的に設けられる請求項6記載の液晶素子。

【請求項6】 前記一対の基板に夫々にストライブ状の電極群が設けられ、各基板の電極群が互いに対向し、マトリクス構造を形成しており、前記一軸配向規制力を有する第一の領域は、少なくとも各基板の電極が交差していない部分に選択的に設けられる請求項6記載の液晶素子。

【請求項7】 前記一対の基板の少なくとも一方が複数の画素電極及び各画素電極に対応したスイッチング素子を備えたアクティブラマトリクス基板であり、前記少なくとも一方の基板の第一の領域は、少なくとも該スイッチング素子の配列に沿って設けられる請求項1記載の液晶素子。

【請求項7】 一対の基板間に液晶を有し、少なくとも一方の基板側に液晶と接し、少なくとも選択的に設けられた液晶に対して一軸配向規制力を有する基板と実質的に平行な第一の領域と、該第一の領域外の該第一の領域に比較して液晶に対する一軸配向規制力が弱い又は実質的に一軸配向規制力を持たない第二の領域とを有する液晶素子において、該基板間の液晶を液体相から徐冷することで、基板間において降温時に液体相-液晶相の相転移過程で該第一の領域に接する部分から液晶相への転移を生じせしめ、該第一の領域における一軸配向軸に沿って液晶相転移領域を成長させ該第二の領域に連続的に液晶相転移領域を拡大させ配向状態を形成する工程を具備することを特徴とする液晶の配向制御方法。

【請求項7】 一対の基板間に液晶を有する液晶素子の製造方法であって、少なくとも一方に、少なくとも選択的に設けられた液晶に対して一軸配向規制力を有する基板と実質的に平行な第一の領域と、該第一の領域外の該第一の領域に比較して液晶に対する一軸配向規制力が弱い又は実質的に一軸配向規制力を持たない第二の領域とを有する一対の基板を対向せしめてセルを形成する工程と、該セル内に液晶を注入する工程と、該セル内に注入された基板間の液晶を液体相から徐冷することで、基板間において降温時に液体相-液晶相の相転移過程で該第一の領域に接する部分から液晶相への転移を生じせしめ、該第一の領域における一軸配向軸に沿って液晶相転移領域を成長させ該第二の領域に連続的に液晶相転移領域を拡大させ配向状態を形成する工程を具備することを特徴とする液晶素子の製造方法。

【請求項7】 前記第一の領域及び前記第二の領域を、少なくとも一方の基板に該第二の領域を構成する材料からなる膜、及び該第一の領域を構成する材料からなる膜を順次積層形成した後、該第一の領域を構成する材料の膜を選択的に除去しバターニングして、除去した領域において該第二の領域を露出させることによって形

成する請求項72記載の液晶素子の製造方法。

【請求項74】前記第一の領域を構成する材料が有機絶縁物であり、前記第一の領域を構成する材料の膜のパターンニングをUVアッキングにより行う請求項73記載の液晶素子の製造方法。

【請求項75】前記第一の領域及び前記第二の領域の表面を構成する材料が同一であり、少なくとも一方の基板に該第一及び第二の領域を構成する材料からなる膜を形成した後、該膜を選択的に除去しパターンニングして、該膜除去の有無により第一の領域を及び第二の領域を形成する請求項72記載の液晶素子の製造方法。

【請求項76】前記第一の領域及び第二の領域を構成する材料が有機絶縁物であり、前記膜のパターンニングをUVアッキングにより行う請求項75記載の液晶素子の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明はフラットパネルディスプレイ、プロジェクションディスプレイ、プリンター等に用いられるライトバルブに使用される液晶素子、該素子における液晶の配向制御方法、及び該素子の製造方法に関する。

【0002】

【従来の技術】従来より、ネマティック液晶表示素子において、一つ一つの画素にトランジスタのような能動素子を配置した、アクティブマトリクス（たとえばTFT）といわれる液晶素子の開発が行われている。現在このTFTを用いた液晶表示素子に用いられるネマチック液晶のモードとして、たとえばエム・シャット（M. Schadt）とダブリュー・ヘルフリッヒ（W. Heffrich）著Applied Physics Letters第18巻、第4号（1971年2月15日発行）第127頁から128頁において示されたツイステッドネマチック（Twisted Nematic）モードが広く用いられている。また、最近では横方向電界を利用したインプレインスイッチング（In-Plane Switching）モードが発表されており、ツイステッドネマチックモード液晶ディスプレイの欠点であった視野角特性の改善がなされている。その他、上述したTFT等の能動素子を用いない、ネマティック液晶表示素子の代表例として、スーパーツイステッドネマティック（Super Twisted Nematic）モードがある。このように、こうしたネマティック液晶を用いた液晶表示素子は様々なモードが存在するのであるが、そのいずれのモードの場合にも液晶の応答速度が数十ミリ秒以上かかってしまうという問題点が存在した。

【0003】このような従来型のネマティック液晶素子の欠点を改善するものとして、双安定性を示す液晶を用いた素子がクラーク（Clark）およびラガウェル

（Lagerwall）により提案されている（特開昭56-107216号公報、米国特許第4367924号明細書）。この双安定性を示す液晶としては、一般にカイラルスマクチックC相を示す強誘電性液晶が用いられている。この強誘電性液晶は、自発分極により反転スイッチングを行うため、非常に速い応答速度が得られる上にメモリー性のある双安定状態を発現させることができる。さらに視野角特性も優れていることから、高速、高精細、大面積の表示素子あるいはライトバルブとして適していると考えられる。

【0004】一方、最近では3安定性を示す反強誘電性液晶が注目されている。この反強誘電性液晶も強誘電性液晶同様に、自発分極により反転スイッチングを行うため、非常に速い応答速度が得られる。この液晶材料は、電界無印加時には液晶分子は互いの自発分極を打ち消し合うような分子配列構造をとるため、電界を印加しない状態では自発分極は存在しないことが特徴となっている。更に最近では、この反強誘電性液晶をアクティブマトリクス素子にて駆動するために開発された無閾反強誘電性液晶も報告されている。

【0005】こうした自発分極による反転スイッチングを行う強誘電性液晶や反強誘電性液晶は、いずれもスマクチック液晶相を示す液晶である。すなわち、従来ネマティック液晶が抱えていた応答速度に関する問題点を解決できるという意味において、スマクチック液晶を用いた液晶表示素子の実現が期待されている。

【0006】

【発明が解決しようとする課題】こうした優れた特長を有するスマクチック液晶表示素子においては、特に自発分極による反転スイッチングを行う強誘電性液晶を用いた素子の場合、素子内で液晶の配向制御を司る、特に一軸配向規制を行う通常絶縁性材料からなる配向制御層の厚みを薄くして配向制御層の電気容量を大きくすることによって、反電場、即ち素子内で液晶の自発分極により誘起されて生じる逆方向の電場を小さくし、スイッチング特性が向上させ、駆動マージンが拡大させるようとする。反電場の発生は自発分極の大きさを大きくするほど顕著に現れるため、応答速度向上のため自発分極の大きな液晶材料を用いようとする場合には特に絶縁性の配向制御膜の薄膜化は必須となる。

【0007】一方、強誘電性液晶又は反強誘電性液晶といったカイラルスマクチック液晶を用いた液晶素子は、両者とも、パルス電界の印加による液晶の応答によってスイッチングさせる原理を用いているため、実効的に液晶層に加えられる電圧の大きさは、液晶素子を構成する層（液晶層、配向制御層等）の容量の比（逆比）によって決定される。従って、実効的に液晶層に加えられる電圧を大きくし、より高速なスイッチング特性を得るために、配向制御層の容量を液晶層の容量に対して十分大きくなるよう設計する、即ち配向制御層の厚みを液晶層

11

の厚みに比較して十分小さくするよう設計すればよいことになる。

【0008】しかしながら、配向制御層の厚みを小さくすればするほど、配向制御層が液晶分子に対して所望の配向制御を行なうように機能することが困難になってくる。その結果、カイラスメクチック液晶素子の上記の設計思想によれば、スイッチング特性の向上（反電場の抑制、駆動マージンの拡大）応答速度の改善と均一配向との両立は非常に難しくなってしまう。更に、配向膜を均一に成膜する製造プロセスに関しても、膜厚が薄くなればなるほど厳密に制御することが困難になってしまふ。

【0009】本発明は上記問題点に鑑みてなされたもので、その課題とするところは、均一な液晶分子配向を実現しつつ、広い駆動マージンを実現し、より高速なスイッチング特性を有する液晶素子、特にカイラスメクチック液晶、例えば強誘電性あるいは反強誘電性を示す液晶を用いた液晶素子を提供することである。

【0010】

【課題を解決するための手段】本発明の液晶素子は、一对の基板間に液晶を有し、少なくとも一方の基板側に液晶と接し、少なくとも選択的に設けられた液晶に対して一軸配向規制力を有する第一の領域と、該第一の領域外の該第一の領域に比較して一軸配向規制力の弱い又は実質的に一軸配向規制力を持たない第二の領域とを有し、該液晶は、基板間において降温時に液体相-液晶相の相転移過程で該第一の領域に接する部分から液晶相への転移が生じて、該第一の領域における一軸配向軸に沿って液晶相転移領域が成長し、該第二の領域に連続的に液晶相転移領域が拡大して配向状態が形成されたものであることを特徴とする。

【0011】更に本発明によれば、一对の基板間に液晶を有し、少なくとも一方の基板側に液晶と接するが、少なくとも選択的に設けられた液晶に対して一軸配向規制力を有する第一の領域と、該第一の領域外の該第一の領域に比較して一軸配向規制力の弱い又は実質的に一軸配向規制力を持たない第二の領域とを有する液晶素子において、該基板間の液晶を液体相から徐冷することで、基板間において降温時に液体相-液晶相の相転移過程で該第一の領域に接する部分から液晶相への転移を生じせしめ、該第一の領域における一軸配向軸に沿って液晶相転移領域を成長させ該第二の領域に連続的に液晶相転移領域を拡大させ配向状態を形成する工程を具備することを特徴とする液晶の配向制御方法、並びに一对の基板間に液晶を有する液晶素子の製造方法であつて、少なくとも一方に、少なくとも選択的に設けられた液晶に対して一軸配向規制力を有する第一の領域と、該第一の領域外の該第一の領域に比較して一軸配向規制力の弱い又は実質的に一軸配向規制力を持たない第二の領域を有する一对の基板を対向せしめてセルを形成する工程と、該セル内

12

に液晶を注入する工程と、該セル内に注入された基板間の液晶を液体相から徐冷することで、基板間において降温時に液体相-液晶相の相転移過程で該第一の領域に接する部分から液晶相への転移を生じせしめ、該第一の領域における一軸配向軸に沿って液晶相転移領域を成長させ該第二の領域に連続的に液晶相転移領域を拡大させ配向状態を形成する工程を具備することを特徴とする液晶の配向制御方法、並びに液晶素子の製造方法が、提供される。

【0012】

【発明の実施の形態】以下本発明の液晶素子の実施態様について、図面を参照して詳細に説明する。

【0013】図1及び図2により本発明の液晶素子の第一の実施態様を説明する。図1は、本発明の液晶素子を構成する一基板12a（一軸配向規制力を有する配向制御膜が選択的に設けられた基板）の一態様の上面側から見た平面図であり、図2は、図1に示す基板12aを一方の基板として用いた素子1の構造を示す断面図（図1に示す基板のa-a'線に沿った断面を示す）。

【0014】図2に示すように、素子1の基本構造は、液晶組成物からなる液晶11が一对の基板12a、12b間に挟持された構造となっている。

【0015】基板12aでは、液晶11に対して電界を印加する電極13aが設けられ、更に電極13a上には、下地となる層14aを介して配向制御層15aが、図1に示す例ええばストライプバターン形状のような平面形状で選択的に設けられた液晶11に接している。該配向制御層15aは、絶縁性材料等からなり適切な処理を施すことによって液晶に対する一軸配向規制力を呈する材料により形成され、ここでは少なくともその上面、即ち基板12aと実質的に平行な液晶と接する面（R1）において、一軸配向処理が施されており、液晶に対して一軸配向規制力を有する。

【0016】即ち基板12aでは、選択的に設けられた少なくとも配向制御層15aに対応して液晶に対して一軸配向規制力を有する第一の領域（面R1を構成する領域）と、下地となる層14aに対応してそれ以外の部分で液晶11と接する第二の領域（面R2を構成する領域）が形成されている。ここで、面R1での一軸配向規制力は第二の領域の一軸配向規制力より大きく、あるいは、第二の領域R2の配向規制力は実質的に0である。

【0017】一方、対向する基板12bでは、液晶11に対して電界を印加する電極13bが設けられ、更に該電極13b上には、液晶11に接し、該液晶の配向制御に寄与し得る配向制御層15bが形成されている。

【0018】このような電極は配向制御層を備えた基板11a及び11bはスペーサー16を介して一定距離を隔てて対向している。

【0019】基板11a及び11bの外面には、必要に応じて偏光板が設けられている。また、観察者側から見

て素子1の背後には必要に応じて光源が設けられている（夫々図示せず）。

【0020】上記構造素子1では、信号電源（図示せず）からのスイッチング信号に応じて電極12a及び12bにより液晶層11に電界が印加されてスイッチングが行われ、外部からの光の液晶11で変調される。

【0021】上記構造の液晶素子1では、液晶11に接する。パターン形状の配向制御層15a、層14a、配向制御層15bや、更に液晶11の材料、処理方法、条件等を適宜設定することにより、液晶11において、降温時に液晶の液体相-液晶相の相転移過程で、選択的に設けられた配向制御層15aの基板と平行方向の面R1に接する領域から液晶相への転移が生じて、配向制御層15aの一軸配向規制力の軸方向（一軸配向処理の軸方向）に沿って連続的に液晶相転移領域が成長し、更に面R2に当該液晶相転移領域が拡大し配向状態が形成されたものである点で特徴的である。

【0022】以下、この配向状態の形成に関して図3及び図4を参照して説明する。

【0023】図3(A)～(C)は、図1に示す基板12aにおける選択的に形成された配向制御層15aに接する液晶領域から配向状態の形成について、一軸配向規制の方向（配向制御層15aに施される一軸配向処理の方向）Uを該配向制御層15aの長手方向と略垂直に設定し、また液晶としてスメクチック液晶を用い、降温時におけるスメクチック液晶相への相転移過程の状態の変化((A)、(B)、(C)の順で降温が進行する)を偏光顕微鏡観測したものを模式的に示した説明図である。

【0024】まず図3(A)に示すように、液晶スメクチック液晶相より高秩序の相から降温（冷却）した際に、基板12a上において一軸配向規制力の強い配向制御膜15aの面R1上の液晶から、スメクチック液晶相転移において発現するスメクチックの核であるバトネと呼ばれる領域Nが発生する。

【0025】続いて、更に液晶を降温させることにより、図3(B)に示すようにバトネNは一軸配向制御層15aの長手方向と垂直な方向である一軸配向処理方向U、即ちスメクチック層の法線方向へと成長する。通常、スメクチック液晶相のバトネはスメクチック層の法線方向に成長し易いという成長の異方性を有しており、この特性に従って、(A)に示すように発生したバトネNの核によって決定されたスメクチック層の法線方向（一軸配向処理方向Uに相当）に沿って、配向制御層15aのライン間の部分に対応する液晶領域（図2の断面図で隣接する配向制御層15aのライン間で層14aの液晶と接するR2に対応する液晶領域）に向って、ほぼ直線的に成長拡大する。ここで、上述した液晶自身の有するスメクチック液晶のバトネ成長の異方性により、R1に比較して配向規制力が小さいしは実質的に存在

しない部分(R2)において形成された液晶の配向状態においてもスメクチック層方向は均一に配列する。

【0026】更に降温を進めると、図3(B)～(C)に示すように、バトネNは一軸配向規制された方向Uだけでなく、その方向と垂直方向（配向制御層15aの長手方向に）に太るように成長を開始する。その際、徐々にバトネNが全体的に太って成長するだけでなく、バトネの脇からプランチが現われる様に成長する。このプランチはスメクチック層の方向（配向制御層15aの長手方向）へ徐々に成長していくのであるが、同図(C)に示すようにプランチはまず配向制御層15a上で該層の長手方向に成長が進行する。

【0027】このように素子内の基板間の全域がスメクチック相となるまで冷却し、最終的には、配向制御層15aが存在する部分及びこれが存在しない部分の全てに対応する液晶領域において、当該配向制御層15aの長手方向に均一にスメクチック層が配列したような配向状態が形成される。

【0028】一方、図4(A)～(C)は、図1、図2に示す基板12aにおける選択的に形成された配向制御層15aからの配向状態の形成について、一軸配向規制の方向（配向制御層15aに施される一軸配向処理の方向）Uを該配向制御層15aの長手方向と実質的に同様に（平行に）設定し、また液晶としてスメクチック液晶を用い、降温時におけるスメクチック液晶層への相転移過程の状態の変化((A)、(B)、(C)の順で降温が進行する)を偏光顕微鏡観測したものと模式的に示した説明図である。

【0029】まず図4(A)に示すように、上記図3(A)の場合と同様に液晶をスメクチック液晶相より高秩序の相から降温した際に、基板12a上において一軸配向規制力の強い配向制御膜15aの面R1上の液晶から、スメクチック液晶相転移において発現するスメクチックの核であるバトネと呼ばれる領域Nが発生する。

【0030】続いて、更に液晶を降温させることにより、図4(B)に示すようにバトネNは上述したスメクチック液晶相のバトネ成長の異方性の特性に基づいて、(A)に示すように発生したバトネNの核によって決定されたスメクチック層の法線方向である一軸配向処理方向U、即ち一軸配向制御層15aの長手方向と同様の方向へと成長する。ここでは、上述のバトネ成長の異方性によるバトネの成長方向と、一軸配向規制力を有する配向制御層15aのパターンの長手方向が一致することにより、図4(B)に示すようにバトネNは配向制御層15aの面R1上でより早く成長する。

【0031】更に降温を進めると、図4(B)～(C)に示すように、バトネNは配向制御層15aの長手方向だけでなく、その方向と垂直方向に太るように成長を開始する。その際、徐々にバトネNが全体的に太って成長するだけでなく、バトネの脇からプランチが現われるよ

うに当該ライン間の一軸配向規制力が小さいないしは実質的に存在しない部分に対応する液晶領域（図2の断面図で隣接する配向制御層15aのライン間で層14aが液晶に接する部分R2に対応する液晶領域）に成長拡大する。そして隣り合った配向制御層15aの島ライン部から成長したバトネN同志が最終的に接合することにより、スメクチック層がほぼ均一であるような配向状態が形成される。

【0032】このように素子内の基板間の全域がスメクチック相となるまで冷却し、最終的には、配向制御層15aが存在する部分及びこれが存在しない部分の全てに対応する液晶領域において、当該配向制御層15aの長手方向と垂直に均一にスメクチック層が配列したような配向状態が形成される。

【0033】かかる液晶素子では、素子内において通常絶縁性を有する一軸配向規制力を有する配向制御層（15a）が、配向状態形成の開始部分となる核（バトネ）を供給するために必要なパターン形状で設けられ、上述のように配向状態の形成過程により素子全面に均一な配向状態の形成が確実になれる。加えて、液晶の駆動に対して電気的に障害となる絶縁性材料からなる一軸配向規制力を有する配向制御層（15a）の存在量が極力少なくなり、これを介せずに電圧が印加される液晶領域が大きくなり、パルス電圧による駆動の際に液晶に印加される実効電圧を大きくすることができます。こうして、配向状態の均一化と、液晶駆動（スイッチング）の高速化の両立がなされる。

【0034】上記液晶素子1を構成する部材について、更に詳細に説明する。

【0035】基板12a、12bには、好ましくはガラス、プラスチック等透明性の高い材料が用いられる。また電極13a、13bにはITO等の透明電極が用いられ、更に必要に応じて電極全体としての抵抗を低下すべく透明電極に接して金属電極を設けることもできる（図示せず）。

【0036】液晶11を構成する液晶材料としては、好ましくは強誘電性或いは反強誘電性を示すカイラルスメクチック液晶が用いられる。この場合前述したクラーク及びラガウェルのモデルによる双安定性を実現させるため、セルギャップ（基板間距離）としては0.5～5μm程度が好ましい。また液晶材料としてネマチック液晶を用いることもできる。

【0037】特に本発明では、液晶材料として、上述のカイラルスメクチック液晶であって、降温下でコレステリック相を持たない材料が好適に用いられる。例えば反強誘電性を示す液晶の場合、合成されている液晶材料のほとんどにはコレステリック相が存在しない。あるいは、強誘電性を示す液晶の場合、シェブロン構造を解消しブックシェルフといわれる層状構造即ちスメクチック層が基板に対し実質的に垂直であるような、あるいはそ

れに近い構造を現出させ、高コントラストな良好な液晶素子を実現するべく、一例として、バーフルオロエーテル側鎖を持つ液性化合物（1993年第4回強誘電液晶国際会議P-46、Marc D. Radcliffeら）を用いることが好ましいが、かかる液晶材料は、材料自体の特性によりブックシェルフに近い層傾き角の小さなスメクチック層の構造を現出することができる材料であって、コレステリック相を持たない、等方相-スメクチック液晶相転移を示す液晶材料である。

【0038】上記ブックシェルフ層構造を呈する液晶材料として、具体的に、フルオロカーボン末端部分及び炭化水素部分が中心核によって結合された構造であって、スメクチック中間相又は潜在的スメクチック中間相を有するフッ素含有液晶化合物を少なくとも1種を含有するカイラルスメクチック液晶組成物を用いることができる。ここで言う潜在的スメクチック中間相を持つ化合物とはそれ自身でスメクチック中間相を示していないくとも、スメクチック中間相を持つ化合物または他の潜在的スメクチック中間相を持つ化合物との混合物において、20 適当な条件下でスメクチック中間相を発現する化合物を言う。また、当該フッ素含有液晶化合物の構造において、中心核とは、少なくとも2つの芳香環、脂肪族環、又は置換芳香族環、置換複素芳香族から選ばれ、これら環は、互いに、-COO-、-COS-、-HC=N-、-COSe-からなる群より選ばれる基によって結合されていてもよい。これらの環は、縮合していても、いなくてもよい。複素芳香族環中のヘテロ原子は、N、O、Sから選ばれる少なくとも1つの原子を含む。脂肪族環中の隣接していないメチレン基はOによって置換されているよい。

【0039】上記フッ素含有液晶化合物、あるいはこれを含有するカイラルスメクチック液晶組成物の処方の具体例としては、特開昭6.3-27451、特開平2-142753、米国特許5,262,082号、国際公開93/22396、米国特許5,417,813号等に記載されたものが挙げられる。


【0040】尚、上述したコレステリック相を示さず、等方相-スメクチック液晶相転移を示す液晶材料は、配向形成に関して、前述のバトネ成長の異方性が顕著であり、スメクチック液晶相の微少な核が生成された後、スメクチック層の法線方向に急激にバトネが成長し、更にスメクチック層へとバトネの領域の拡大が急速に進行するという過程を経る。従って、当該液晶材料を用いる素子では、液晶と接する基板の界面において一軸配向規制力あるいは液晶との濡れ性等に分布を設け、スメクチック液晶相の微少な核発生位置に選択性を持たせ、バトネの核生成後の成長領域においては、特に基板と液晶の界面に配向規制力が存在しなくても上記のバトネ成長方向の異方性により配向形成がなされる。よって、かかる液晶材料は、図1、図2に示すような一軸配向規制力を有

する配向制御層15aのように、基板上においてバーニング等によって選択的に配置し、液晶の駆動領域内において配向制御層の占める割合を減少させた構造には特に好適である。

【004.1】液晶に対し一軸配向規制力を有する配向制御層15aは、所定のパターン形状で設けられたものであるが、前述したように、該ライン部分間に液晶に接する層14aの材料や表面特性との組合わせにより、該ライン部の表面R1に接する液晶領域が、図3及び図4で説明したような液晶配向状態の形成過程で液晶相への転移の際における核発生(バトネ発生)部分となるように機能する。即ち、配向制御層15aのライン部の表面R1に対応する液晶領域の液体相-液晶相転移温度が、該ライン部の表面R1に対応しない部分(ライン部間の表面R2に対応する部分)での液晶領域の液体相-液体層転移温度より高くなる。

【004.2】配向制御層15aは、好ましくは基板に(層14a上に)設けられた所定の材質の膜に一軸配向処理を施すことによって形成され得る。具体的には、下地層に溶液塗工、蒸着、スパッタリング等により、一酸化珪素、二酸化珪素、酸化アルミニウム、ジルコニア、フッ化マグネシウム、酸化セリウム、フッ化セリウム、シリコン窒化物、シリコン炭化物、ホウ素窒化物などの*


(Kは4種であり



を表し、L¹¹、L¹²はそれぞれ独立に

【004.5】

【外2】



30

または炭素数1から20のアルキレン基を表し、P¹¹、P¹²はイミド結合を表す。M¹¹は単結合または-O-を表す。)

【004.6】また、これらのポリイミドの具体的構造としては例えば以下の繰り返し単位構造が挙げられる。

【004.7】

【外3】

*無機物やポリビニルアルコール、ポリイミド、ポリイミドアミド、ポリエステル、ポリアミド、ポリエステルイミド、ポリバラキシン、ポリカーボネート、ポリビニルアセタール、ポリビニルクロライド、ポリスチレン、ポリシロキサン、セルロース樹脂、メラミン樹脂、ウレア樹脂、アクリル樹脂などの絶縁性の有機物を用いて被膜形成したのち、表面をピロード、布あるいは紙等の繊維状のもので揩擦(ラビング)することにより得られた膜を用いる。また、SiO等の酸化物あるいは窒化物などを基板の斜方から蒸着した膜を用いることができる。かかる配向制御層の材料は液晶材料の種類に応じて選択する。

【004.3】カイラスメクチック液晶、特に上述したフッ素含有液晶性化合物を少なくとも1種を含有するカイラスメクチック液晶組成物を用いる場合では、好ましくは、以下の一般式Pで表される繰り返し単位からなるポリイミドをラビング処理した膜を用いることができる。

〔一般式P〕

(-K-P¹¹-L¹¹-M¹¹- (L¹²)_n-P¹²-)









【004.4】

【外1】

(-K-P¹¹-L¹¹-M¹¹- (L¹²)_n-P¹²-)




(11)

特開平11-101993




[0048]
[外4]



10




20



30



40 [0049]
[外5]



[0050] 配向制御層15aは、膜の形成時あるいは
形成後に所望の形状に、例えば図1に示す形状にバター
50 ニングして設けられる。膜の形成後にバーニングを行

う方法としては、例えばマスクエッティング、リフトオフ、UVアッキング等を採用することができる。また、配向制御層の材料として、感光性を有する有機材料を用い、バターニングを行う方法を採用することもできる。膜の形成時に所望の形状にバターニングする方法としては、オフセット印刷やインクジェット方式及びパブルジェット方式等を用いることができる。

【0051】また、配向制御層15aは、基板11aに一様に膜を形成した後、該膜に選択的にラビング処理等の一軸配向処理を施すことによってバーン状の一軸配向性を有する層として得ることもできる。

【0052】配向制御層15aのバーンは、図1に示すストライプ形状が好ましいが、液晶材料の配向特性、配向制御層の一軸配向規制力の程度に応じて、あるいは液晶素子の光学変調の単位や画素のサイズ等に応じて、格子状、アイランド状等種々の形状を選択することも可能である。ただし、当該配向制御層15aのバーンの寸法については、前述したような素子内での配向状態の均一化と、液晶駆動（スイッチング）の高速化の両立を考慮して、少なくとも一軸配向規制力を有する配向制御層15aによる領域（面R1）の基板における全平面積が、該基板における配向制御層が設けられない領域の全平面積より小さくなるように設定することがより好ましい。

【0053】また、一軸配向規制力を有する配向制御層15aのバーン形状と一軸配向規制力の軸方向（一軸配向処理の方向）の関係についても、上記の液晶材料の配向特性、配向制御層の一軸配向規制力等に応じて決定することができる。

【0054】液晶11として、スマートチック液晶相を示す液晶を用いる場合、図4(A)～(C)に示すように、配向制御層15aとしてストライプ形状とし、更にこのストライプ方向に平行に一軸配向処理方向を設定して配向状態を形成する際には、特に配向制御層15aのライン距離が過度に大きいと、ライン間における広い液晶領域に対して基板面に一軸配向規制力が存在しないため、同図(C)に示すようにスマートチック液晶相のバトネから生じるプランチが直線的ではなく、屈折して成長しスマートチック層が屈曲して形成する可能性がある。その結果、素子全面がスマートチック液晶相になるまで冷却した後は、一軸配向規制力の存在する配向制御層15aのライン間のほぼ中央付近における液晶領域では、スマートチック層方向が不均一となる恐れが生じる。一方、図3(A)～(C)に示すように、配向制御層15aとしてストライプ形状とし、更にこのストライプ方向に垂直に一軸配向処理方向を設定して配向状態を形成する際には、同図(C)に示すようにスマートチック液晶相のバトネから生じるプランチが、配向制御層15aのストライプのラインに沿ってほぼ直線的に成長し、スマートチック層も当該ライン方向に均一に形成し易くなる。従って、

液晶11としてスマートチック液晶相を示す液晶を用いる場合、配向形成の際にプランチの成長過程において層方向の均一性を維持する意味において、より好ましくは形成されるスマートチック層方向に連続または略連続するようなストライプ形状、即ち一軸配向規制力の軸方向（例えば上述のラビング処理におけるラビング軸）に垂直なストライプ状パターンとする。

【0055】配向制御層15aのバーンが、図1に示すようなストライプバーンである場合、上述したスマートチック層の方向と同方向が長手方向となる（一軸配向規制力の軸方向に沿った）複数のストライプからなるバーンであって、該配向制御層のストライプ（ライン）部分のスマートチック層の法線方向の長さが、該配向制御層の隣接するストライプ（ライン）間の該配向制御層が設けられていない部分のスマートチック層の法線方向の長さより短いことが好ましい。

【0056】配向制御層15aのバーンが、図1に示すようなストライプバーンである場合、そのライン間の間隔の設定が、得られる配向状態に関連して重要である。特に図4に示すような一軸配向規制力の軸方向に実質的に同様（平行）なストライプ状バーンとした場合、特にストライプのライン間の間隔をより小さくすることによって、図5に示すようにバトネの発生領域が増加し、更にバトネからプランチが成長した際に、隣接するライン上のバトネから成長してきたプランチと接合するまでの成長距離がより短くなる。こうして、特にスマートチック液晶相を示す液晶を用いる場合では、スマートチック層の層方向の均一性が向上する。但し、前述したように絶縁性材料からなる配向制御層15aが液晶に接する面積を極力低減し、これを介せずに液晶に対して電圧が印加される液晶領域を大きくするため、配向制御層のライン間にはある程度の間隔を設けることが必要である。

【0057】例えば、図3及び図4のような構造の場合で、ラインの幅を約2～20μmとして、ラインの間隔を10μm～50μmの範囲で設定することが好ましい。

【0058】また、ストライプバーンの厚みを50～5000Å、200～1000Åとすることが好ましい。

【0059】一方、配向制御層15aのライン部間で液晶11と接する面R2を構成する層14aについては、図3～図5に示すような配向形成過程を発現させるべく、配向制御層15aに使用される材料、その特性等との関係を考慮し、配向制御層15aの面R1に比べ一軸配向規制力が弱いかないしは実質的に液晶に対して一軸配向規制力を持たず、液晶駆動特性、特にカイラルスマートチック液晶の駆動特性を影響を与えないような絶縁性が抑制され、液晶分子に対する影響が小さい材料及び処理条件を選択して用いる。

23.

【0060】かかる層14aとして、特に一軸配向規制力を実質的に持たない層とするために、例えばラビング処理等によっても一軸配向規制力が実質的に付与され得ない金属酸化物等の無機膜等の硬度の高い材料を用いることが好ましい。この点では、図2に示す構造では、層14aを省略してITO等からなる透明電極13a上にパターン形状の配向制御層15aを設けることもできる。

【0061】また、層14aは、図3～図5に示すような配向形成過程を良好に進行させるべく、その表面R2において、一軸配向規制力を有する配向制御像15aの表面R1に比較して液晶分子の相互作用を低下させておく。このため、層14aについては、その表面R2が、液晶との濡れ性がよくない方向（液滴をはじく特性がより強い）、接触角が大きくなる方向、表面エネルギー分散項(γ_d)がより小さくなる方向、又は表面エネルギー水素結合項をより大きくする方向で、材料、或いは必要に応じてその形成方法や処理方法を選択して形成することが好ましい。こうして、配向制御層15aのライン部の表面R1に対応する液晶領域の液体相－液晶相転移温度が、該ライン部間の表面R2に対応する部分)での液晶領域の液体相－液晶層転移温度より高くし、前述の良好な配向形成過程を実現することが可能となる。

【0062】具体的には、層14aとして、ゾルゲルタイプのシリカ膜や有機変成シリカ膜等の表面エネルギーの分散項が配向制御層13aポリイミド等より相対的に低い材料を用いることができる。

【0063】更に、層14aとしては、配向制御層15aに使用される材料に比較して液晶分子に対する作用が小さいことに加えて、液晶の駆動特性を向上させるべく、体積抵抗値を $1 \times 10^4 \sim 1 \times 10^{10} \Omega \text{cm}$ の範囲とすることが好ましい。かかる特性を得るために、例えば、必要に応じて多結晶又は非晶質金属酸化物からなる膜、多結晶又は非晶質半導体からなる膜、及び微粒子（導電性微粒子）を絶縁性の母材、バインダー中に分散させた膜を用いることができる。上記多結晶又は非晶質金属酸化物、多結晶又は非晶質半導体からなる膜、及び微粒子には必要に応じて導電性制御不純物が添加されていてもよく導電性が調整される。

【0064】前記多結晶又は非晶質金属酸化物からなる膜として、例えば、ZnO、CdO、ZnCdOx等の12族元素の酸化物の膜、GeO₂、SnO₂、GeS_nO_x、TiO₂、ZrO₂、TiZrO_x等の4族元素、14族元素の酸化物の膜が挙げられる。

【0065】前記多結晶又は非晶質半導体からなる膜としては、Si、SiC等の14族半導体の膜が挙げられる。

【0066】また、微粒子としては、例えば、上記12族元素の酸化物、4族元素の酸化物、14族元素の酸化物、14族の半導体の微粒子が挙げられる。

24.

【0067】必要に応じて上記多結晶又は非晶質金属酸化物、多結晶又は非晶質半導体や微粒子に添加される導電性制御不純物としては、12族元素の酸化物に応じてドープする導電性制御不純物には、例えばn型不純物（ドナー／電子伝導を高める不純物）として13族元素であるB、Al、Ga、In等が、p型不純物（アクセプタ／ホール伝導度を高める不純物）として1族、11族元素であるCu、Ag、Au、Li等に用いられる。また14族元素の酸化物、半導体にドープする導電性制御不純物には、例えば、n型不純物として15族元素であるP、As、Sb、Biが、p型不純物として13族元素であるB、Al、Ga、In等が挙げられる。

【0068】このような導電性制御不純物については、当該不純物が添加された材料を含む配向制御層を有する基板側の表面電位が正の場合はドナーを、負の場合はアクセプタを用いる、不純物の添加濃度については、材料（微粒子、不純物の材料の組合せ）の種類、結晶状態（結晶欠陥密度の多寡）に応じて設定されるが、不純物が添加された状態での材料の自由電子あるいは自由正孔の濃度が $1.0 \times 10^{11} \sim 1.0 \times 10^{14} \text{atm/cm}^3$ 程度となるようにすることが好ましい。不純物を添加する母体の材料として多結晶又は非晶質の材料を用いる場合は、不純物の添加効率を考慮して、 $1.0 \times 10^{17} \sim 1.0 \times 10^{19} \text{atm/cm}^3$ （母体材料に対して0.01～1%程度）を実際の添加量とする。

【0069】前記微粒子を分散させるバインダーとなる材料としては、例えば、SiO_x、TiO_x、ZrO_x、その他の酸化物溶融母材、シロキサンポリマー等が挙げられる。

【0070】一方、対向する基板12bにおける配向制御層15bについては、用いる液晶材料の特性に応じて一軸配向規制力を付与する、或いは他の配向制御能を付与する。

【0071】前述したコレステリック相をとらず等方相－スメクチックといった相転移系列を示す液晶材料を用いる場合では、一方の基板12aにおける一軸配向規制力を持った配向制御層15aに対し、他方の基板12bにおける配向制御層15bを一軸配向規制力を実質的に持たない層とすることが好ましい。この場合配向制御層15bには、対向する基板12a側で前述したように液晶分子に対する相互作用が小さい層14aと同様の機能を持たせることができより好ましく、当該層14aとして使用可能な材料を用い、特に好ましくは層14aと同一材料を用いる。こうして、液晶11に対して実質的に接する両基板の界面の大部分では絶縁性が抑制され、液晶、特にカイラルスメクチック液晶の駆動特性の向上がなされる。

【0072】その他、上記構造の液晶素子では、配向制御層15aや15b、層14aとは別に、対向する基板相互のショートを防止する層としての絶縁膜や、他の有

機材料からなる層、無機材料からなる層を設けてよい。

【0073】スペーサー16は、基板間距離(セルギャップ)を決定するものであり、例えばシリカビーズ等が用いられる。かかるスペーサー15に加えて、基板11a及び11b間の接着性を向上させるべく、エポキシ樹脂等の樹脂材料からなる接着性粒子を基板間に分散配置してもよい。

【0074】ところでスマートチック液晶表示素子では同一画像を長時間表示し続けた場合の表示焼き付きに関する特性が、ネマティック液晶表示素子と比較すると相対的に大きく現われるという問題が挙げられる。この問題はスマートチック液晶共通の問題であるが、特に双安定性を有する強誘電性液晶において表示焼き付き問題は顕著に観測されている。このスマートチック液晶、特に強誘電性液晶において問題となる表示焼き付き現象は電気的な要因と配向的な要因によって生じるものと理解することができる。

【0075】まず、強誘電性液晶では自発分極によりイオンの偏在が誘発される結果、電気的非対称性を生み出し双安定性が崩れてしまうという、電気的要因による双安定性の崩れが表示焼き付きとして観測される。これは強誘電性液晶特有の問題といえる。

【0076】一方、焼き付き現象は配向制御膜表面と液晶との界面分子配向の問題であるものと考えられる。これは液晶素子全てに当てはまる現象であるが、液晶素子において、基板間の中央付近におけるバルクの分子配向方向が界面分子配向方向を変化させる結果、駆動特性を変化させるため表示焼き付きとして観測されるものである。即ち、少なくとも一方の基板に一軸配向処理が施された液晶素子では一軸配向規制力を有する基板界面近傍における液晶分子は平均的にはその配向が容易である方向に分子配列しているが、バルクの分子配列方向に関しては、液晶素子に対して印加される電界に方向に影響を受けたものとなり、これらの分子の配列方向がずれることになってしまふ。そのとき基板間の液晶の厚み方向における連続体としての液晶分子は、基板界面とバルクとの分子配向方向の歪みによって生じた弾性自由エネルギーの増加分を減少させるために、界面分子そのものの配向方向を変化させてしまう。このときの界面分子の配向変化量は、例えばフランクの弹性定数が大きい等、連続体としての特性が大きい液晶材料ほど顕著になるとを考えられる。そのため、より高次の液晶相であるスマートチック液晶はネマティック液晶と比較すると相対的に表示焼き付き特性が悪くなるものと考えられる。

【0077】そこで、本発明の液晶素子では、上述した表示焼き付き特性を改善すべく一対の基板間において、該液晶の部分が、基板界面付近の液晶分子と基板間のバルク液晶分子が実質的に連続配列状態である第一の液晶領域と、基板界面付近の液晶分子と基板間のバルク液晶

分子が不連続配列状態である第二の液晶領域から構成されるようにすることが好ましい。

【0078】そして、このような第一及び第二の液晶領域を有する素子を図1～図5で説明したような、少なくとも一方の基板に一軸配向規制力を有する配向制御層が選択的に設けられた素子により実現することができる。

【0079】このような第一及び第二の液晶領域を有する液晶素子について、図16を参照して説明する。

【0080】同図において、液晶素子10は、液晶20を夫々該液晶に電界を加える電極23a、23b及び液晶の配向状態を制御する配向制御層25a、25bを備えた基板22a及び22b間に挟持した構造を有している。かかる素子は、液晶に接する配向制御層25a(及び／又は25b)の材料を適宜選択し、液晶に接する界面(R21、R22)の表面状態やその特性を制御することにより、液晶26が、基板界面付近の領域L11の液晶分子と基板間の領域L12のバルク液晶分子L12が実質的に連続配列状態である第一の液晶領域L1と、基板界面付近の領域L21の液晶分子と基板間の領域L22のバルク液晶分子が不連続配列状態である第二の液晶領域L2から構成されるようにしたものである。

【0081】かかる液晶素子における作用について説明する。

【0082】前述のように、液晶素子における焼き付き現象はバルクの配向歪みによって生じる弾性自由エネルギーの増加分を減少させるための界面分子配向方向を変化させる結果生じる現象と考えられる。即ち、焼き付き現象は素子の基板間でバルク部分と界面部分といった素子の厚み方向の液晶部分の全てが弾性連続体として挙動するときに生じる現象といえる。

【0083】そこで、図16に示す構造の液晶素子では、液晶領域L2においては、配向制御層25aの界面近傍の領域L21における液晶分子と、基板間の領域L22におけるバルク液晶分子が不連続配列状態を有することにより、表示焼き付き現象の発生を抑制している。具体的には領域L21での液晶配向状態と領域L22でのバルクの液晶配向状態とが全く異なっており、分子集団としての連続体が形成できないように分子配向制御している。より具体的には領域L21では液晶分子の配向方向が完全にランダムな方向を向いており、領域L22では液晶分子の配向方向は整然と一軸方向(配向制御層25aにおける一軸配向処理方向)へと配向するよう制御している。液晶領域L2では、こうした配向状態とすることにより、界面とバルクとは不連続配向状態となり配向状態が互いに影響しあわない、即ち経時的に配向状態が変化することのない素子を実現できる。

【0084】尚、液晶領域L2を構成する基板界面付近の領域であるL21及びバルク部分に対応する領域L22、液晶領域L1を構成する基板界面付近の領域であるL11及びバルク部分に対応する領域L12について

は、領域L21及びL11は、基板界面（配向制御層25a（又は25b）と液晶20との界面）から100Å程度の部分であり、領域L22及びL12は、上記領域L21及びL11を基板界面から除いた基板間の中央部分であると想定することができる。これら領域における、液晶分子の挙動については、App I. Phys. Lett. Vol. 53 (24) P2397-2398に記載のTIR (Total Internal Reflection) 法、SHG (Second Harmonic Generation) 法により観察することができる。

【0085】次に、上記の液晶素子を得るための手段、特に配向制御層25a(25b)の調整について説明する。通常、液晶素子は一対の基板に施された配向制御方向にしたがってセル全体の分子配向方向が決定される。つまり、液体相から液晶相への相転移過程においては配向制御膜近傍の分子から液晶相へと相転移する。そしてその際、配向制御膜上に施された配向処理方向にしたがって分子配列し、更に冷却が進行すると、液晶相への相転移がパルク部分にも及びセル全体が液晶相となる。つまり、通常の液晶素子は界面の規制を受けて分子配列が形成されることから、上記の領域L1のような界面とパルクは連続した分子配列状態が得られる。

【0086】一方、上記の領域L2のような基板界面とパルク部分とで不連続な分子配列状態を得るために、同一基板面内に一軸配向規制力を有する部分（一軸配向処理がなされている部分）と、一軸配向規制力を実質的に持たないあるいは弱い部分（一軸配向処理が施されていない部分）の両方を設けることが好ましい。具体的には、配向制御層5aにおける表面R21を一軸配向規制力を有する部分とし、R22を一軸配向規制力を実質的に持たない又はR21に比べて一軸配向規制力が相対的に弱い部分とする。

【0087】このような配向制御能を有する層25aを有する基板により構成された素子の場合、液体相-液晶相相転移は、一軸配向規制力を持つ部分(R21)における液晶領域の界面近傍分子(L11)から生じ、配向規制されていない部分に対応する液晶領域(L2)へと拡大する。この相転移の順序については、液晶素子が一般に一軸配向規制力が強いほど液晶相への相転移温度が高くなることからも明らかである。このように、同一基板面内に一軸配向規制力を有する部分(R21)と、一軸配向規制力を実質的に持たない部分(R22)とが設けられている場合、特に一軸配向規制力を実質的に持たない部分(R22)に対応する液晶領域のパルク配向(L22)は、その液晶領域の界面(R22)の影響ではなく、隣り合った一軸配向規制力を有する部分(R21)に対応する液晶領域のパルク部分(L12)の配向にしたがって配向させることができる。中でも特にスマートチック液晶のように結晶性の高い液晶相では、一軸配

向規制力を有する部分(R21)に対応する液晶領域(L1)において均一配向を形成させた後、一軸配向規制されていない部分(R22)に対応する領域(L2)へと結晶成長させることにより、基板界面における配向規制の有無に関わらずセル全体を均一に配向させることができる。

【0088】スマートチック液晶は層法線方向に対する一次元結晶であることから、このときの結晶成長方向は層法線方向に向かって進行しやすい。従って、一軸配向規制力を有する部分(R21)はスマートチック層方向に関して連続、あるいは略連続させておくことが望ましい。一方この時、一軸配向規制されていない部分(R22)に対応する液晶領域(L2)では、界面近傍領域(L21)の分子の配向方向はランダムな方向を向いている。これは界面近傍領域(L21)の分子から先に液晶相へと相転移する、即ち、パルク部分(L22)が液体相を示す温度範囲においても界面近傍領域(L21)の分子は界面(R22)の規制を受けてある程度分子配列していることから、必然的に一軸配向規制されていない界面近傍領域(L21)の配向方向はランダムな方向を向かざるを得ないことによる。こうして、パルク部分(L22)が均一に配向し界面近傍領域(L21)がランダムに配向するという、液晶10の厚み方向に不連続な配向状態（液晶領域L2）を示す液晶素子が実現できる。

【0089】上記L2の液晶領域に対応する配向制御層5aの界面R22については、その表面状態を算術平均粗さRaが2nm以上の表面粗さ、自乗平均粗さRmsが2.5nm以上の表面粗さ、あるいは表面粗度5%以上の表面粗さをすることが好ましい。

【0090】こうすることで、当該界面R22近傍及び液晶領域(L21)における分子の起き上がり角度（ブレチルト角）は表面凹凸にならった角度になるため、ブレチルト角に関しても界面近傍層ではランダムな角度となる。つまり、基板面内方向（方位角方向）だけでなく基板からの起き上がり方向（極角方向）に関しても基板界面近傍の液晶領域(L21)とパルク領域(L22)とで不連続な分子配列とすることができるため、表示焼き付きの抑制効果がより大きくなる。

【0091】尚、ここでいう算術平均粗さRaとは、定量面で中心面から表面までの偏差の絶対値の平均値を表し、自乗平均粗さRmsとは、定量面で中心面から表面までの偏差の自乗の平均値の平行根を表している。また表面粗度とはある面積S上に凹凸形状を有する膜が存在したとき表面の凹凸を含めた表面積S'との関係によって次式のように表される。

$$[0092] \text{表面粗度} = (S' - S) / S$$

【0093】尚、図16に示す構造の液晶素子では、例えば液晶10の部分が、互いに離間した複数の実駆動領域の単位に分割され、これらを実駆動領域における液晶を全て或いは選択的に駆動させるような態様で使

用され得る。液晶表示素子では、かかる実駆動領域はいわゆる画素に相当する。かかる液晶素子の様では、少なくとも実駆動領域は上記第二の液晶領域L2に相当し、実駆動領域間を第一の液晶領域L1に相当するようになることが好ましい。

【0094】上述したように、第一の液晶領域(L1)及び第二の液晶領域(L2)は、好ましくは基板における液晶との界面領域に一軸配向規制力を有する部分(R2)と、一軸配向規制力を実質的に持たないか相當に小さい部分(R22)を設けることにより、これらに対応して形成することができる。従って、図1及び図2に示すような構造で、前述した部材処理を適用した基板及び素子の構成により、図3～図5に示すような配向形成過程を発現させることにより、図16に示すような第一の液晶領域(L1)、第二の液晶領域(L2)を有する素子を得ることができる。図16における第一の液晶領域(L1)を付与する基板上の面領域R21が、図2における一軸配向規制力を有する配向制御層15aの基板と実質的に平行な面領域であるR1に、図16における第二の液晶領域L2を付与する基板上の面領域R22が図1での層15aのライン間の面領域R2に夫々相当する。

【0095】即ち、図2に示す構造の液晶素子では、素子内において通常絶縁性を有する一軸配向規制力を有する配向制御層(15a)が、配向状態形成の開始部分となる核(バトネ)を供給するために必要なパターン形状で設けられ、図3～図5に示すように配向状態の形成過程により素子全面に均一な配向状態の形成が確実になされ、かかる配向状態の形成過程と、配向制御層15aの表面R1と、その間隙の層14aの表面R2の特性の関係により、R1に対応する液晶領域が前述した図16に示す液晶領域L1のように領域L11とL12が連続配列状態となり、R2に対応する液晶領域が前述した図16に示す液晶領域L2のように領域L21とL22が不連続配列状態となる。

【0096】特に、図2に示す素子構造で、図16に示す第一の液晶領域L1、第二の液晶領域L2を良好に形成させるべく、特に領域L21とL22が不連続配列状態となるように、面R2を形成する。

【0097】層14aとしては、その表面状態を前述した所定の粗さとする、例えば前述した液晶との濡れ性がよくない方向(液滴をはじく特性がより強い)、接触角が大きくなる方向、表面エネルギー分散項(γd)がより小さくなる方向、又は表面エネルギー水素結合項をより大きくする方向の材料を粗面化して用いることが好ましい。

【0098】液晶領域L2を得るために又電気特性や表面特性を所望のものとすべく特に好ましくは、層14aとして、前述した微粒子(導電性微粒子)を絶縁性母材、バインダー中に分散させた膜を用いる。かかる微粒

子には必要に応じて導電性制不純物を添加し導電性を調整する。

【0099】上記構造の素子1では、好ましくは、液晶11が基板間の液晶が互いに離間した複数の実駆動領域から構成されるものであり、該実駆動領域において、信号電源(図示せず)からのスイッチング信号に応じて電極12a及び12bにより液晶11に電界が印加されてスイッチングが行われ、液晶11中を通過する光が変調され、少なくとも明状態及び暗状態が形成される。

10 【0100】更に、かかる配向制御層15aに対応する液晶領域(領域R1に対応する素子の厚み方向の全液晶領域)において、暗状態が示されるように、該領域での液晶分子の位置を固定化させることもできる。

【0101】特に、配向制御層15aの領域R1とこの領域に対向する配向制御層15bの表面電位の差を50mVより大きく、好ましくは100mVより大きくし、この対向面内の領域で常に暗状態が示されるように液晶分子の位置を固定化させる。

20 【0102】強誘電性を示す液晶を用い、ストライプ状の電極を有する一对の基板を対向せしめたマトリックスタイプの液晶表示素子では、夫々の基板の電極が互いに交差する部分以外に対応する領域、即ち画素間の領域では、液晶の分子配向状態を電界により制御することはできず、画素間で光漏れが生じ表示におけるコントラストが劣化する恐れがあるため、当該画素間領域に対応して基板に金属材料等のブラックマトリックスといった部材を設け遮光している。しかし、このブラックマトリックスの形成は、上記の画素電極が互いに交差する部分に対応するべく位置合わせ等が必要となり、コストの向上をもたらし、またブラックマトリックスとして金属材料等を用いる場合、素子表示面の反射率が高くなり、表示品位が低下することがある。

30 【0103】更に、反強誘電性液晶を用いたマトリックスタイプの液晶表示素子においては、画素間において液晶の配向状態が他の領域に比較して若干乱れることがある。この場合においても、画素間の光漏れ生じ表示におけるコントラストが劣化する恐れがあるため、上述のように当該画素間領域に対応して基板に金属材料等のブラックマトリックスといった部材を設け遮光する必要が生じ、同様に表示品位の低下の調整が生じる。従って、上述のような配向状態が固定的に形成される領域を画素間領域に対応して設けることで、均一な液晶分子配向を実現しつつ、広い駆動マージンを実現し、より高速なスイッチング特性を有し、且つ簡単な構造で実駆動領域間、特に表示素子における画素間において確実に遮光を行ない、コントラストが充分に確保することができる。

40 【0104】次に、図17を参照して本発明の液晶素子の第二の実施態様を説明する。同図において図2と同一の符号は同一の部材を示す。

50 【0105】図17に示す第二の実施態様にかかる液晶

素子101では、基本的な構造は図2に示す第一の実施態様と同様であり、基板12a側において、液晶11に対して電界を印加する電極13a上に、下地層14aを介して配向制御層15aが、ストライブ形状や格子状といった所望の形状で設けられて液晶11に接し、その上面、即ち基板12aと実質的に平行な面（領域R1を構成）において、少なくとも液晶11に対し一軸配向規制力を有する。更に、配向制御層15aに対応しない領域では、下地層14a上に層17aが設けられていない面（R2）で液晶11に接している。ここで、層17aは、配向制御層15aと同様に絶縁性材料等からなり適切な処理を施すことで液晶に対する一軸配向規制力を呈する材料により形成されるが、例えば配向制御層15aに比較して極めて薄い厚みとすることで、面（R1）に比較して面（R2）での液晶に対する一軸配向規制力を相対的に小さく液晶との相互作用が小さくなるようにする。尚、対向する基板12bでは、液晶11に対して電界を印加する電極11b上に、液晶に接し該液晶の配向制御に寄与し得る配向制御層15bが形成されている。

【0106】上記構造の液晶素子1においては、液晶11に接する、配向制御層15a、層17a、配向制御層15bや、液晶11の材料、処理方法、条件等を適宜設定することにより、第一の実施態様と同様に、図3～図5に示すように、液晶11において、降温時に液晶の液体相-液晶相の相転移過程で、配向制御層15aの基板と平行方向の面領域R1（第一の領域）に接する領域から液晶相への相転移が生じて、配向制御層15aの一軸配向規制力の軸方向（一軸配向処理の軸方向）に沿って連続的に液晶相転移領域が成長し、更に面領域R2（第二の領域）に当該相転移領域が拡大し、配向状態が形成される。特に、配向制御層15aと、層17aの表面の一軸配向規制力関係及び液晶に対する相互作用の関係により、即ち前者の表面の一軸配向規制力の強さを相対的に強く且つ液晶との相互作用を大きくすることで、上述した配向状態の形成過程を効果的に得るようにする。

【0107】液晶の相転移が最初に生ずる第一の領域（R1）に対応する配向制御層15aについては、第一の実施態様の場合と同様の材料及び処理を採用して形成することができる。一方、第一の領域（R1）以外の領域（R2）に対応する層17については、例えば配向制御層15aに用いることのできる材料として例示したものと同様に用いることができる。具体例としては、層14a上に配向制御層15aを形成するための材料層（膜）を全面形成した後、前述したUVアッティング等の方法によりバーニングする際の条件を調整して、配向制御層15aの各ライン間に、同一の材料で配向制御層15aに比較して小さい厚みの層17aを得ることできる。この場合、換言すれば層17aは、配向制御層15aが突出したライン間で厚みを低減させて当該ラインと

連続的に形成されている。このようなバーニングの後一軸配向処理を施すことで、配向制御層15aの厚みの大きな部分の表面（第一の領域（R1）に対応）では強い一軸配向規制力が付与され、層17aの部分の表面（第二の領域R2に対応）では相対的に弱い一軸配向規制力が付与され得る。

【0108】かかる第二の態様では、第一の実施態様と同様に、図3～図5に示すような過程により素子全面での均一な配向状態の形成が確実になされる。加えて、配向制御層15aに絶縁性材料を用い、上述のUVアッティング等のバーニング方法で図17に示すような構造を形成した場合、液晶の駆動に対して、電気的に障害となる絶縁性材料からなる一軸配向規制力を有する配向制御層15aのライン間において、厚みが小さく絶縁性の影響が抑制された層17aが存在するに過ぎず、電気的には絶縁性層の影響が小さく電圧が印加される液晶領域が素子全体で大きくなり、特にパルス電圧による駆動の際に液晶に印加される実効電圧を大きくすることができます。

10 【0109】第二の領域（R2）を構成する層17aが絶縁層である場合の厚みについては、特に液晶として自発分極を有するスマートチック液晶を用い、領域（R2）を液晶素子の実駆動領域とする場合においては、当該液晶の自発分極が素子の基板間で生じせしめる逆電圧により液晶分子のスイッチングが阻害されないように設定することが重要である。具体的には、層17aを含む領域（R2）に対応する両基板の絶縁層の総厚みが、下記式A1のd1未満となるようになるとが好ましい。

20 【0110】(A1) $d1 = V_{th1} \times \varepsilon / 2Ps$
30 V_{th1} ：パルス幅1msの片極性パルスで一部反転する閾値電圧
 ε ：面R2に対応する両基板の絶縁層のトータルでの誘電率

Ps：用いる液晶の自発分極（単位面積あたり）

【0111】尚、式A1は、液晶のスイッチングが自発分極により生じる逆電圧により阻害を受けはじめるときの逆電圧の値 $V_{rev} = 2Ps * S/C$ 、 $C = \varepsilon * S / d1$ （Cは該当する領域2での液晶容量、Sは当該領域の面積）としてその際の絶縁層の厚みを求めたものである。

40 【0112】一方、第一の領域（面R1）での配向制御層15aの厚みについては、少なくとも層15aを含む面領域R1に対応する両基板の絶縁層の総厚みが、上記式A1のd1以上となるようになるとが好ましく、下記式A2のd2以上となるようになるとが特に好ましい。

【0113】(A2) $d2 = V_{th2} \times \varepsilon / 2Ps$
 V_{th2} ：パルス幅1msの片極性パルスで全部反転する閾値電圧

50 ε ：領域R1に対応する両基板の絶縁層のトータルでの

誘電率

P_s : 用いる液晶の自発分極（単位面積あたり）

【0114】更に、層17aについては、下地となる層14aの材質によっては、また電極14aから液晶にうける化学的な影響、特に下層からのイオンの移動による影響を低減するために好ましい。

【0115】尚、本発明で言う配向規制力の強さを以下に定義する。液晶材料を仮に配向規制力が存在しないセル中に注入した場合、磁場等の特別な外場や温度勾配を用いなければ、一般に分子長軸方向はランダムな方向に向かって配向する。一方、十分強固に一軸配向規制されたセル中に液晶材料を注入した場合、一般に分子長軸方向は一軸配向規制された方向に向かって整然と配向する。後者の配向の様子はネマティック液晶もスマクチック液晶の場合もほぼ同様であるが、前者の配向の様子はネマティックとスマクチックにおいて若干テクスチャーに違いがある。分子長軸方向がランダムな方向に配向する場合、層構造を有するスマクチックの場合はフォーカルコニックテクスチャーと呼ばれる幾何学模様を呈しながらランダムな層構造を形成する。本発明においてスマクチック液晶における弱い配向規制力とは一軸配向規制されたセル中にスマクチック液晶を注入した場合、セル中の一部分にこうしたフォーカルコニックテクスチャーが発現する場合、この液晶にとってこのセルの配向規制力が弱いものと定義する。同様に、一軸配向規制されたセル中にスマクチック液晶を注入した場合、上述のフォーカルコニックテクスチャーがまったく存在せず、整然と一方向に層構造制御された場合、この液晶にとってこのセルの配向規制力が強いものと定義する。そして、フォーカルコニックテクスチャーの存在比率により相対的な強弱の程度を判断する。この強弱の定義は配向性によって決定されるものであるので、液晶の種類が変われば強弱の程度も変化する。即ち本発明における配向規制力の強さとは、セルによって一義的に決まるものではなく、セルと液晶との組み合わせによって決まるものと定義する。

【0116】上述の図17に示す第二の実施形態の液晶素子の構造の更なる変形である第三の態様を図18に示す。同図に示す構造は、まず図17の配向制御層15aと同様の材料から形成された層18aを選択的に設けた後、その上側から薄い厚みで配向制御層15aにも適用可能な層19aを全面に形成し、一軸配向規制力を付与したものである。この場合、選択的に設けた層18a上(ライン上)での層19aの表面(領域R1)と層18aのライン間での層19aの表面(領域R2)において、領域R1は一軸配向規制力を付与し得る材料の総厚みが大きな層の表面であり、これに比較して領域R2での液晶に対する一軸配向規制力を相対的に小さく液晶との相互作用が小さくなるようにすることができ、第二の実施態様と同様の効果を得ることができる。

【0117】上述したような第二及び第三の態様においても、R1、R2の表面状態を配向制御層15a、下地層14a、層17a、18a、19aの材料、厚み、処理条件を選択して調整することで、特に下地層14aを粗面化することで、面R1を前述の図16で説明したような基板の面R21に、面R2を、図16の面R22となるようにし、同図に示す液晶領域L1及びL2を形成することもできる。

【0118】図6を参照して、本発明の液晶素子の第四10の実施態様を示す。同図において、図1、図2と同一の符号は同一の部材を表す。

【0119】同図に示す態様では、基板12aに液晶11に接する面領域R1で一軸配向規制力を有する配向制御層15aが選択的にパターン形状で設けられていることに加えて、対向する基板12bにおいても配向制御層15bが同様にパターン形状で設けられている。かかる配向制御層15bは、配向制御層15aと同様に液晶に接する面(R3)で一軸配向規制力を有するものであり、特に前述した配向制御層15aとして使用可能な材料及び一軸配向処理が選択され適用される。これら配向制御層15a及び15bのパターンのライン部は互いに位置合わせされて完全に対向しており、両配向制御層の一軸配向規制力の軸ないし一軸配向処理方向は同一である。

【0120】かかる素子では、基板12a側に加えて、基板12b側においても、図3～図5に示すような配向状態の形成過程が進行して液晶配向が得られる。

【0121】従って、配向制御層15bのライン間で液晶11に接する面R4は、実質的に液晶に対して領域R3に比較して相対的に一軸配向規制力が強いかないしは一軸配向規制力を持たず、液晶分子に対する作用が低減されたものであり、これを構成する層14bは、配向制御層15bに使用される材料、その特性等との関係を考慮し、対向側の層14aに使用可能な材料、処理方法を適用して形成される。

【0122】更に、上記素子では、配向制御層15a、15bの材料や処理方法を選択し、好ましくは対向面(R1、R3)の表面電位の差を前述のように50mVより大きく、好ましくは100mVより大きくし、これらに挟まれた領域で常に暗状態が示されるように同領域での液晶分子の位置を固定化させる。

【0123】又、上記素子では、前述の第二、第三の実施態様のように領域R2、R4を下地層とは別の薄層により形成し、領域R1、R3に比較して一軸配向規制力が弱く、液晶分子に対する作用が低減されたようになることができる。

【0124】図7に、本発明の液晶素子の第五の実施態様を示す。同図において、図21と同一の符号は同一の部材を表す。

【0125】同図に示す構造の素子では、基板12a及

び12bの夫々に形成される電極13a及び13bがストライプ状に形成され、これらがマトリックス状に対向させ、その交差部が実駆動領域ないし表示素子における画素となっている。そして、基板12a側において、絶縁性材料からなる一軸配向規制力を有する配向制御層15aがそのライン部が夫々同基板の電極13aの各ストライプ間に対応するようなパターン形状で設けられている。図8に、基板12a側における電極13aと配向制御層15aのパターン形状の上方から見た位置関係を示す(同図では他の部材を省略している)。ここで、電極13aが透明電極であり、前述したように金属電極が付設される場合では、該金属電極の部分にも配向制御層15aのラインを対応させることができると好ましい。

【0126】かかる構造の素子における配向状態は、基本的に前述の第一の態様と同様に図3～図5に示すような過程により、一軸配向制御層15aに対応する液晶領域を出発点として形成される。更にこの態様では、液晶の駆動に対して電気的に障害となる絶縁性材料からなる一軸配向規制力を有する配向制御層15aは、同一基板における電極13aとの位置関係により、液晶の実駆動領域ないしは画素部分に実質的に存在せず、当該領域におけるパルス電圧による駆動の際に液晶に印加される実効電圧を大きくすることができる。こうして、配向状態の均一化と、液晶駆動(スイッチング)の高速化の両立が実現する。特に、後者の特性に関して顕著な効果がもたらされる。更に、表示素子として適用する場合では、有効に駆動する画素面積を大きくすることができ開口率が向上する。

【0127】加えて、上記第五の態様の素子では、実駆動領域ないしは画素間に対応する、配向制御層15a及び対向する配向制御層15bの材料や処理方法を選択し、好ましくは対向面の表面電位の差を前述のように設定することで、これら実駆動領域ないしは画素間が暗状態が示される様に同領域での液晶分子の位置を固定化させる。こうして、基板12a及び12bのいずれにおいても、実駆動領域間に對応して金属等からなる遮光部材を設けることなくコントラストの向上がなされ、また表示面での反射率が低減される。この効果をより顕著にすべく、図8に示すような配向制御層15aを、そのライン部が同図の電極ストライプ13aのラインと同方向に加えて、これと垂直な方向であり、且つ対向する基板(12b)側の電極ストライプ(13b)のライン間に対応するよう設けられた格子状パターンとすることが特に好ましい。

【0128】尚、上記構造の素子においても、前述の第二、第三の態様の如くに配向制御層15aのライン間の層14aの表面を層14aと別の薄層により被覆して配向制御層15aの表面と比較して一軸配向規制力が弱く液晶分子に対する作用が低減されたようにすることもできる。

【0129】図9に、本発明の液晶素子の第六の実施態様を示す。同図において、図1、図2、図6と同一の符号は同一の部材を表す。

【0130】同図に示す構造の素子では、基板12a及び12bの夫々に形成される電極13a及び13bがストライプ状に形成され、これらがマトリックス状に対向させ、その交差部が実駆動領域ないし表示素子における画素となっている。そして、基板12a側において、絶縁性材料からなる一軸配向規制力を有する配向制御層15aがそのライン部が夫々同基板の電極13aの各ストライプ間に対応するようなパターン形状で設けられている。図8に、基板12a側における電極13aと配向制御層15aのパターン形状の上方から見た位置関係を示す(同図では他の部材を省略している)。一方、基板12b側においては、基板12a側の配向制御層15aとライン部どうしが対向するようなパターン形状で絶縁性材料からなる一軸配向規制力を有する配向制御層15bが設けられている。図10に、基板12b側における電極13bと配向制御層15bのパターン形状の上方から見た位置関係を示す(同図では他の部材を省略している)。ここで、電極13a、13bが透明電極であり、前述したように金属電極が付設される場合では、該金属電極の部分にも配向制御層15a、15bのラインを対応させることができると好ましい。配向制御層15aと配向制御層15bには、特に前述の第一の実施態様で説明した配向制御層15aとして使用可能な材料及び一軸配向処理が選択され適用される。両配向制御層における一軸配向処理方向は好ましくは同一である。

【0131】かかる構造の素子における配向状態は、基本的に前述の第四の態様と同様に、両基板において、一軸配向制御層15a、15bに対応する液晶領域を出発点として図3～図5に示すような過程により形成される。更にこの態様では、液晶の駆動に対して電気的に障害となる絶縁性材料からなる一軸配向規制力を有する配向制御層15a、15bは、同一基板における電極13a、13bとの位置関係により、液晶の実駆動領域ないしは画素部分に実質的に存在せず、当該領域におけるパルス電圧による駆動の際に液晶に印加される実効電圧を大きくすることができる。こうして、配向状態の均一化と、液晶駆動(スイッチング)の高速化の両立が実現される。特に、後者の特性に関して顕著な効果がもたらされる。更に、表示素子として適用する場合では、有効に駆動する画素面積が大きくすることができ開口率が向上する。

【0132】そして、液晶の実駆動領域において、14a及び14bの材料、表面状態等を調整することにより図16で説明したような液晶領域L2の領域L21とL22のように、基板界面付近の液晶領域における分子とパルク領域の液晶分子が不連続配列状態を形成することもできる。

【0133】こうして、配向状態と均一化と、液晶駆動（スイッチング）の高速化の両立が実現される上に、駆動中の焼き付きの抑制がなされる。更に、表示素子として適用する場合では、有効に駆動する画素面積を大きくすることができ、開口率が向上する。

【0134】加えて、上記第八の態様の素子では、実駆動領域間ないしは画素間に対応する、配向制御層15a及び対向する配向制御層15bの材料や処理方法を選択し、好ましくは対向面の表面電位の差を前述のように設定することで、これら実駆動領域間ないしは画素間が暗状態が示される様に同領域での液晶分子の位置を固定化させる。こうして、基板12a及び12bのいずれにおいても、実駆動領域間に対応して金属等からなる遮光部材を設けることなく、表示面での反射率が抑制され、コントラストの向上がなされる。この効果をより顕著にすべく、図8に示すような配向制御層15aを、そのライン部が同図の電極ストライプ13aのラインと同方向に加えてこれと垂直な方向で、対向する基板（12b）側の電極ストライプ（13b）のライン間に対応するような格子状パターンとし、また図10に示すような配向制御層15bを、そのライン部が同図の電極ストライプ13bのライン方向と垂直方向に加えて、電極ストライプ13bのライン方向と同方向であり、電極ストライプ13bのライン間に対応するような格子状パターンとすることが特に好ましい。

【0135】上記構造の素子においても、前述の第二、第三の態様のように配向制御層15a、15bの夫々のライン間の層14a、14bの表面を層14a、14bと別の薄層により被覆して、配向制御層15a、15bの表面と比較して一軸配向規制力が弱く、液晶分子に対する作用が低減されたようにすることもできる。

【0136】このような第五及び第六の実施態様による素子は、両基板の電極12a及び12bがマトリックス電極構造を形成し、パターン表示、パターン露光が可能となり、例えば、パーソナルコンピューター、ワークステーション等のディスプレイ、プリンター用等のライトバルブとして好適に用いられる。

【0137】尚、第五及び第六の実施態様では、より良好な配向状態を得るために、配向制御層15a、及び15bを電極13a、13bの交差する上述した実駆動領域ないしは画素内にも設けることもできる。このような実駆動領域ないしは画素内に設ける配向制御層は、その厚みを好ましくは上記範囲（50～5000Å）内でより大きくし、より好ましくは500Å以上とし、当該配向制御層に対応する液晶領域に加わる電圧を抑制し当該液晶領域を完全に駆動しないようにして、電極13a、13bの交差する部分全体での液晶の駆動特性を良好にする。

【0138】本発明の液晶素子の駆動法としては、特に第五、第六の態様のような単純マトリックス電極配置につ

いて例えば、特開昭59-193426号公報、特開昭59-193427号公報、特開昭60-156046号公報、特開昭60-156047号公報に記載の駆動法を用いることができる。

【0139】以下、図面を参照して、本発明の液晶素子における単純マトリックス駆動とその際に重要となる駆動特性について詳述する。

【0140】図11は、液晶素子におけるマトリクス電極の配置の一例を示す平面図である。液晶素子（パネル）51には、走査電極群52の走査線（S1～Sm）と情報電極群53のデータ線（I1～In）とが互いに交差して配線され、走査線とデータ線との間には液晶が配置されている。そして、走査線とデータ線の各交差部が一表示単位である画素となり、走査線とデータ線から電圧が印加され液晶の駆動がなされる。尚、特に前述の第三及び第四の実施態様では、基板12a、12bの夫々に設けられた電極13a、13bが、同図に示す電極52、53のいずれかに相当することになる。

【0141】図12、図13は、図11に示すマトリックス電極構造において採用する駆動法（マルチプレックス駆動）の波形の一例である。

【0142】図12に示す駆動波形は、走査ライン側を基準にして、+側の極性で黒表示させるような設定とし、黒表示側をリセット方向とした、リセット書き込み型の波形である。S0は走査線に印加する走査信号波形を、I1はデータ線に印加する情報信号波形（白表示波形）、I2はデータ線に印加する情報信号波形（黒表示波形）を表している。また、図中（S0-I1）と（S0-I2）は選択された画素に印加される電圧波形で、電圧（S0-I1）が印加された画素は白表示状態となり、電圧（S0-I2）が印加された画素は黒表示状態となる（前述用のようにリセットを黒表示側とする）。

【0143】図13における（S2-I0）と（S3-I0）は、図12に示す駆動波形で、例えば同一データ線上で連続する4画素に「白、白、黒、黒」表示を行った時の第2番目の画素と第3番目の画素に印加される時経列波形である。

【0144】図12、図13に示す駆動波形では、選択された走査線上の画素に印加される書き込みパルス幅△tに対し、1ラインクリアのリセットパルスが5/2△tに設定され、また書き込みパルスの後にリセットパルス側を補助するパルスが1/2△t存在している。このため、図12、図13で示される駆動波形では1ライン走査時間（1H）は4△t分となる。但し、図13の様に走査波形を1ラインごとに重なり合う時間を設けずに走査する他に、2以上の走査線（例えば隣接する走査線）の走査波形の出力に重なり合う時間を設け（例えば、2△t分）実用上の1ライン走査時間（1H）を短く（例えば、2△tに）することも可能である。

【0145】図12、図13に示した駆動波形の各バラ

39

メータ走査信号電圧 V_S 、情報信号 V_I 、駆動電圧 V_p ($V_S + V_I$)、(バイアス比: $V_I / (V_S + V_I)$)、 Δt の値は使用する液晶材料のスイッチング特性によって決定される。

【0146】図14は、図12で示した駆動波形を用いて、上述のバイアス比を $1/3$ 、 4 に固定し、また駆動電圧 V_{op} ($V_S + V_I$) を $20V$ で一定にし、パルス幅 Δt を変化させた際の、該当画素における駆動波形印加後（選択印加後）の最終的な透過率 T の変化を示したものである。

【0147】同図において、実線は、白波形(S0-I1)（黒消去（リセット）白書き込み）、破線は、黒波形(S0-I2)（黒消去（リセット）保持）が印加された場合のものである。実線の白波形(S0-I1)を印加する場合では、該当画素の波形が印加される前状態が黒状態になっており、 Δt_1 以上のパルス幅で完全に白状態への書き込みが出来るようになり、 Δt_2 より大きな Δt では、再び白状態への書き込みが出来なくなっている（例えば図12に示した白表示波形(S0-I1)のWのパルスに後続する逆極性の補助のパルスの印加により再度黒状態となる）。また、破線の黒波形(S0-I2)では、該当画素の波形が印加される前状態が反対の白状態になっており、 Δt_3 以上のパルス幅で完全に黒状態への書き込み及び保持が実現されており、 Δt_4 より大きな Δt では、黒状態の保持が出来なくなっている（図12に示した黒表示波形(S0-I2)のBのパルスに後続する逆極性の保持パルスの印加自体で白状態となる）。

【0148】通常、 $\Delta t_3 < \Delta t_1$ なので、 Δt_1 を閾値パルス幅と呼び、 Δt_2 か Δt_4 の小さい方（この図14の場合 Δt_4 ）をクロストークパルス幅と呼ぶ（ Δt_2 を白クロストークパルス幅、 Δt_4 を黒クロストークパルス幅とも呼ぶ）。

【0149】閾値パルス幅とクロストークパルス幅の間のパルス幅を持った駆動波形によりマトリックス駆動がなされる、白表示波形（図12に示した白表示波形（S0-I1））による確実な白表示、及び黒波形（図12に示した黒表示波形（S0-I2））による確実な黒表示が可能となり、情報信号側の極性の差だけで白及び黒の良好な画像表示が出来る。

【0150】 上述のバイアス比を大きくすることにより、 Δt_2 や Δt_4 のクロストークパルス幅の値を大きくすることは可能であるが、バイアス比を増すことは情報信号の振幅を大きくすることを意味し、画質的にはちらつきの増大、コントラストの低下を招き好ましくない。我々の検討ではバイアス比 $1/3 \sim 1/5$ 程度が適当であった。

【0151】このような駆動特性に関して、駆動条件の設定にどの程度の余裕があるかについての特性を駆動マージンと呼ぶが、これを定量的に評価するための指標と

40

して、上述の閾値パルス幅 Δt_1 とクロストークパルス幅 Δt_4 （場合によっては Δt_2 ）の値の中心値からの幅を比率で表すパラメータ「M2」を用いる事ができる。

$$M2 = \frac{1}{2} (\Delta t_4 - \Delta t_1) / \frac{1}{2} (\Delta t_4 + \Delta t_1)$$

〔0152〕ある一定温度において、上述のように情報信号の2通りの向きによって選択画素に黒及び白の2状態を書き込むことが可能であり、また非選択画素はその

10 黒または白の状態を保持することが可能である駆動マージンは、液晶材料及び素子構成によって差があり、特有なものである。また、環境温度の変化によってもそれら駆動マージンは異なるため、実際の液晶表示装置では、液晶材料、素子構成や環境温度にたいして最適な駆動条件を設定しておく必要がある。上記の駆動マージンパラメータM2が大きいほど表示素子として当然有利である。

【0153】尚、図14に示す駆動特性(駆動マージン)の評価については、駆動電圧 V_{op} を固定し、バルス幅 Δt を変化させたが、反対にバルス幅 Δt を固定し、駆動電圧 V_{op} を変化させても良いし、両方のパラメータを変化させても良い。

【0154】本発明では、上述の例えは、一方の基板として TFT 等を備えたアクティブラミックス基板を用い、駆動回路によるアクティブラミックス駆動を行うことで高速駆動による表示が可能となる。

【0155】図19～図21を参照して、本発明の液晶素子の他の実施態様として、このようなアクティブマトリクス基板を用いた例について説明する。

30 [0156] 図19は、当該素子を、駆動手段を備えた形で、一方の基板（アクティブラミックス基板）の構成を中心とした模式的に示したものである。

〔0157〕図19に示す構成では、液晶素子に相当するパネル部90において、駆動手段である走査信号ドライバ91に連結した走査線に相当する図面上水平方向のゲート線G1、G2…と、駆動手段である情報信号ドライバ92に連結した情報信号線に相当する図面上縦方向のソース線S1、S2…が互いに絶縁された状態で直交するように設けられており、その各交点の画素に対応し

40 てスイッチング素子に相当する薄膜トランジスタ (TFT) 94 及び画素電極 95 が設けられている。(同図では簡略化のため 5×5 画素の領域のみを示す)。尚、スイッチング素子として、TFT の他、MIM 素子を用いることもできる。ゲート線 G1、G2 … は TFT 94 のゲート電極(図示せず)に接続され、ソース線 S1、S2 … は TFT 94 のソース電極(図示せず)に接続され、画素電極 95 は TFT 94 のドレイン電極(図示せず)に接続されている。かかる構成において、走査信号ドライバ 91 によりゲート線 G1、G2 … が例えれば順次に走査選択されてゲート電圧が供給され、このゲート線の

50

走査選択に同期して情報信号ドライバ92から、各画素に書き込む情報に応じた情報信号電圧がソース線S1、S2…に供給され、TFTを介して各画素電極に印加される。

【0158】そして、実駆動領域となる画素電極以外の部分、例えばソース線S1、S2…に沿うような破線で囲まれる領域に少なくとも液晶に対する一軸配向規制力を有する配向制御層96が設けられる。尚、図19での配向制御層96の配置は、アクティブマトリクス基板における各部材に対する位置関係を示すもので、実際には当該アクティブマトリクス基板又は対向基板のいずれか一方、或いは両方に設けることができる。また、配向制御層96は、ソース線S1、S2…に沿って配置されるものに限定されず、ゲート線G1、G2…に沿って、あるいはソース線及びゲート線の両方に沿って格子状に設けることもできる。

【0159】図20は、図19に示すようなパネル構成における各画素部分（1ビット分）の断面構造の一例を示す。同図に示す構造では、TFT94及び画素電極95を備えるアクティブマトリクス基板30と共に通電極32を備えた対向基板70間に、自発分極を有する液晶層61が挟持され、液晶容量（C1c）60が構成されている。

【0160】アクティブマトリクス基板30について、TFT94としてアモルファスSi TFTを用いた例が示されている。TFT94はガラス等からなる基板31上に形成され、図19に示すゲート線G1、G2…に接続したゲート電極32上に窒化シリコン（SiNx）等の材料からなる絶縁膜（ゲート絶縁膜）33を介してa-Si層34が設けられており、該a-Si層34上に、夫々n'a-Si層35、36を介してソース電極37、ドレイン電極38が互いに離間して設けられている。ソース電極37は図19に示すソース線S1、S2…に接続し、ドレイン電極38はITO膜等の透明導電膜からなる画素電極95に接続している。また、TFT94におけるa-Si層34上をチャネル保護膜39が被覆している。このTFT94は、当該するゲート線が走査選択された期間においてゲート電極32にゲートバルスが印加されオン状態となる。

【0161】更に、アクティブマトリクス基板30においては、画素電極95と、該電極のガラス基板側に設けられた保持容量電極41により絶縁膜33（ゲート電極32上の絶縁膜と連続的に設けられた膜）を挟持した構造により保持容量（CS）40が液晶層60と並列の形で設けられている。保持容量電極はその面積が大きい場合、開口率の低下するため、ITO膜等の透明導電膜により形成される。

【0162】アクティブマトリクス基板30のTFT94及び画素電極95上には液晶の配向状態を制御する為層43が設けられている。

【0163】そして層43上のうち、TFT94に対応する領域には一軸配向規制力を有する配向制御層96aを選択的に設ける。

【0164】一方、対向基板70には、ガラス等の透明基板71上に全面同様の厚みで共通電極72及び液晶の配向状態を制御するための層73が積層されており、更に層73上の、対向するアクティブマトリクス基板のTFT94の配置される位置に対応する領域に一軸配向規制力を有する配向制御層96bを選択的に設ける。

- 10 【0165】以上のような構成で、配向制御層96a及び96bについては、例えば前述の図9に示す構造の配向制御層15-aと同様に絶縁性を有する膜に一軸配向処理を施したもの用い、一方その下地となる層43及び73について図9に示す構造の層14aや14bと同様の材料や処理条件を適用して形成することで、少なくとも一軸配向規制力を有する層に対応する領域R1及びR3を得て、更に実駆動領域を液晶分子に対する配向規制作用の小さい表面領域R2及びR4となるようにして、特にスマートチップ液晶を用いた場合に図3～図5に示すような過程で配向状態を形成することができる。

【0166】尚、上記パネル構造は、互いに偏光軸が直交した関係にある一对の偏光板間に挟持されている（図示せず）。

【0167】尚、図19及び図20に示すようなパネル構成において、アクティブマトリクス基板として、多結晶Si（p-Si）TFTを備えた基板を用いることができる。図20に示すパネルの画素部分の等価回路を図21に示す。

- 30 【0168】図21及び図22を参照して上記構造の液晶素子において双安定性を有するカイラルスマートチップ液晶を利用したアクティブマトリクス駆動について述べる。

【0169】図22(a)は、一画素を着目した際に、当該画素に接続する走査線となるゲート線に印加される電圧を示す。上記構造の液晶素子では、ゲート線G1、G2…が例えば線順次で選択され、一ゲート線には選択期間Tonにおいて所定のゲート電圧Vgが印加され、ゲート電極32に電圧Vgが加わりTFT94がオン状態となる。他のゲート線が選択されている期間に相当する非選択期間Toffにはゲート電極32に電圧が加わらずTFT94は高抵抗状態（オフ状態）となり、Toff毎に所定の同一のゲート線が選択されてゲート電極32にゲート電圧Vgが印加される。

- 40 【0170】図22(b)は、当該画素の情報信号線（ソース線）に印加される電圧Vsを示す。図14(a)で示すように各選択期間Tonでゲート電極32にゲート電圧が印加された際、これに同期して当該画素に接続する情報線となるソース線S1、S2…からソース電極37に、所定のソース電圧（情報信号電圧）Vs（基準電位を共通電極72の電位Vcとする）が印加さ

れる。

【0171】ここで、TFT95がオン状態であるため、上記ソース電極37に印加される電圧Vsがドライブ電極38を介して画素電極(95)に印加され、液晶容量(C1c)31及び保持容量32(Cs)に充電がなされ、画素電極の電位が情報信号電圧Vsになる。続いて、当該画素に属するゲート線の非選択期間ToffにおいてTFT94は高抵抗(オフ状態)となるため、この非選択期間には、液晶セル(液晶容量C1c)60及び保持容量(Cs)40では選択期間Tonで充電された電荷が蓄積された状態を維持し、電圧が保持される。そして、当該画素における液晶層61にフレームの期間を通して電圧が印加され、当該画素の液晶部分ではこの電圧よりスイッチングが生じて所望の光学状態(白状態)が得られる。

【0172】続くフレームの選択期間Tonでは、前フレームとは極性が逆で実質的に同様の電圧値Vsを有するソース電圧(-Vs)がソース電極37に印加される。この時、TFT94がオン状態であり、画素電極95に電圧-Vsが印加されて、液晶容量(C1c)60及び保持容量40(Cs)に充電がなされ、画素電極の電位が情報信号電圧-Vsになる。続いて、非選択期間ToffにおいてTFT94は高抵抗(オフ状態)となるため、この非選択期間には、液晶セル(液晶容量C1c)60及び保持容量(Cs)40では選択期間Ton

で充電された電荷が蓄積された状態を維持し、電圧が保持される。そして、当該画素における液晶層61にフレーム期間を通して中抵抗の電圧が印加され、当該画素ではこの電圧よりスイッチングがなされ所望の光学状態(黒状態)が得られる。

【0173】図22(c)は、上述したような当該画素の液晶容量及び保持容量実際に保持され液晶層61に印加される電圧値Vpixを、図14(d)は当該画素での液晶の実際の光学応答(透過型液晶素子した場合での光学応答)を模式的に示す。(c)に示すように、2フレームを通じて印加電圧は互いに極性が反転しただけの同一レベル(絶対値)である。一方、(d)に示すように、第一フレームでは、Vsに応じた光学状態が得られ、第二のフレームでは、-Vsに応じた光学表示状態が得られる。

【0174】

【実施例】以下、具体的な実施例(実験例)において本発明を更に詳細に説明するが、本発明は以下の実施例に限定されるものではない。

20 【0175】(実施例1)


・液晶組成物の調製

下記液晶性化合物(A)～(E)を使用し液晶組成物しC-1を調製した。(使用した化合物)





【0176】

【外6】

45



46



(重量比：化合物A/B/C/D/E = 45/15/30/5/2)
物理パラメータを以下に示す。

相転移温度 (℃) Iso $\xrightarrow{77}$ SmA $\xrightarrow{41}$ Sm*^{*}C $\xrightarrow{3}$ Cryst
 チルト角 (30℃) : $\Theta = 24.4^\circ$
 自発分極 (30℃) : $P_s = -31.1 \text{nC/cm}^2$

【0177】・セルの作製

実施例で使用するマトリクスセル（単純マトリックタイプのセル）を以下の如く作製した。


【0178】セル1-A

透明電極としてストライプパターンのITO膜（膜厚約70 nm、1ラインの幅16 μm、隣接ライン間の間隔4 μm）が形成された形成した1.1 mm厚の一対のガラス基板を用意した。

【0179】このガラス基板の一方に、ゾルゲルタイプのシリカのエタノール溶液をスピンドルコート法により塗布し、その後、80°C 5分間の前乾燥を行った後、200°C 1時間加熱乾燥を施し、膜厚は3 nmのシリカ層を得た。該シリカ層上に、下記繰り返し単位を有するポリイミド（前駆体）をスピンドルコート法により塗布し、その後、80°C、5分間の前乾燥を行った後、200°Cで1時間加熱焼成を施し膜厚5 nmのポリイミド被膜を得た。

【0180】

【外7】



【0181】統いて、当該基板上のポリイミドに対して一軸配向処理としてナイロン布によるラビング処理を施した。ラビング処理の条件は、径10 cmのロールにナイロン（NF-77/帝人製）を貼り付けたラビングロールを用い、押し込み量0.3 mm、送り速度10 cm/sec、回転数1000 rpm、送り回数4回とした。

【0182】他方のガラス基板に、ゾルゲルタイプのシリカのエタノール溶液をスピンドルコート法により塗布した。その後、80°C 5分間の前乾燥を行った後、200°C 1時間加熱乾燥を施し、膜厚3 nmのシリカ層を得た。

【0183】統いて、一方の基板（ポリイミドを塗布した側の基板）上にスペーサーとして、平均粒径2.0 μmのシリカビーズを散布し、他方の基板を、各基板の電極が直交しマトリクス電極配置（図11に示すような

配置)となるように重ね合わせ、セル(空セル)を作製した。

【0184】このように作製されたセルの実駆動領域(両基板の電極が交差する部分)における絶縁膜(シリカ層とポリイミド膜)の合計膜厚は11nmであった。

【0185】セル1-B

ポリイミド膜の膜厚を2nmと設定することを除いて、セル1-Aと同様の方法及び条件でセル(空セル)を作製した。作製されたセルの実駆動領域(両基板の電極が交差する部分)における絶縁膜(シリカ層とポリイミド膜)の合計膜厚は8nmであった。

【0186】セル1-C

ここでは、図7に示す断面構造のセル(空セル)を作製した。

【0187】透明電極としてストライプパターンのITO膜(膜厚約70nm、1ラインの幅16μm、隣接ライン間の間隔4μm)が形成された形成した1.1mm厚の一対のガラス基板を用意した。

【0188】このガラス基板の一方に、ゾルゲルタイプのシリカのエタノール溶液をスピンドルコート法により塗布し、その後、80°C 5分間の前乾燥を行った後、200°C 1時間加熱乾燥を施し、膜厚は3nmのシリカ層を得た。該シリカ層上に、セル1-Aで用いたものと同様のポリイミド(前駆体)をスピンドルコート法により塗布し、その後、80°C、5分間の前乾燥を行った後、200°Cで1時間加熱焼成を施し膜厚50nmのポリイミド被膜を得た。

【0189】次いで、上記ポリイミド膜上に、ポジレジスト(東京応化OFP-800)を約2μm厚となるようスピンドルコートした。その後、80°C、30分間の前乾燥を行った後、マスク幅4μm、間隔16μmのストライプ状のマスクパターンを用いて、UV(λ=365nm)にて16秒間露光した。この時マスクパターンを、マスク部分が当該基板のITO膜パターンのライン間にに対応するように配置した。その後、有機系現像液(ジブレー社製MFC-D-26)を用いて現像し、流水洗浄を3分間行った後、100°C、10分間の乾燥を行い、ITO膜パターンのライン間にに対応したレジスト膜パターンを得た。続いて、低圧水銀ランプを用い、基板温度を60°Cに保ち、波長254nmにおける光エネルギー量が10J/cm²となるUV強度にてUVアッシング処理を行って、レジスト膜のない部分のポリイミドを除去した。次いで、剥離液(ナガセ産業社製レジストトリップN-320)を用いレジスト膜パターンを剥離した後、流水洗浄し基板を乾燥させた。こうして、基板上に、ITO膜のライン間にに対応してストライプ状のポリイミド膜が50nm存在する部分(幅4μm)と、ITO膜のラインに対応してまったく存在しない部分(幅16μm)からなるポリイミド膜パターンを得た。

【0190】続いて、当該基板上のポリイミド膜パターンに対して、セル1-Aの場合と同様の方法及び条件により一軸配向処理としてラビング処理を施した。ラビング処理の方向は、ポリイミド膜のストライプ方向と垂直な方向に設定した。

【0191】他方のガラス基板に、ゾルゲルタイプのシリカのエタノール溶液をスピンドルコート法により塗布した。その後、80°C 5分間の前乾燥を行った後、200°C 1時間加熱乾燥を施し、膜厚3nmのシリカ層を得た。

【0192】続いて一方の基板(ポリイミドを塗布した側の基板)上にスペーサーとして、平均粒径2.0μmのシリカビーズを散布し、他方の基板を、各基板の電極が直交しマトリックス電極配置(図11に示すような配置)となるように重ね合わせ、図7に示すような断面構造のセル(空セル)を作製した。

【0193】このように作製されたセルの実駆動領域(両基板の電極が交差する部分)における絶縁膜(シリカ層)の合計膜厚は6nmであった。

【0194】セル1-D

ポリイミド膜(ポリイミド膜パターン)の厚みを30nmとすることを除いて、セル1-Cの場合と同様に、図7に示すような断面構造のセル(空セル)を作製した。

【0195】このように作製されたセルの実駆動領域(両基板の電極が交差する部分)における絶縁膜(シリカ層)の合計膜厚は6nmであった。

【0196】セル1-E

ここでは、図9に示す断面構造のセル(空セル)を作製した。

【0197】透明電極としてストライプパターンのITO膜(膜厚約70nm、1ラインの幅16μm、隣接ライン間の間隔4μm)が形成された形成した1.1mm厚の一対のガラス基板を用意した。

【0198】これらガラス基板の夫々に、ゾルゲルタイプのシリカのエタノール溶液をスピンドルコート法により塗布し、その後、80°C 5分間の前乾燥を行った後、200°C 1時間加熱乾燥を施し、膜厚は3nmのシリカ層を得た。該シリカ層上に、セルAで用いたものと同様のポリイミド(前駆体)をスピンドルコート法により塗布し、その後、80°C、5分間の前乾燥を行った後、200°Cで1時間加熱焼成を施し膜厚50nmのポリイミド被膜を得た。

【0199】次いで、一方のガラス基板における上記ポリイミド膜上に、ポジレジスト(東京応化OFP-800)を約2μm厚となるようスピンドルコートした。その後、80°C、30分間の前乾燥を行った後、マスク幅4μm、間隔16μmのストライプ状のマスクパターンを用いて、UV(λ=365nm)にて16秒間露光した。この時マスクパターンを、マスク部分が当該基板のITO膜パターンのライン間にに対応するように配置し

た。その後、有機系現像液（ジブレー社製MFC D-26）を用いて現像し、流水洗浄を3分間行った後、100°C、10分間の乾燥を行い、ITO膜パターンのライン間に対応したレジスト膜パターンを得た。続いて、低圧水銀ランプを用い、基板温度を60°Cに保ち、波長254 nmにおける光エネルギー量が10 J/cm²となるUV強度にてUVアッシング処理を行って、レジスト膜のない部分のポリイミドを除去した。次いで、剥離液（ナガセ産業社製 レジストトリップN-320）を用いレジスト膜パターンを剥離した後、流水洗浄し基板を乾燥させた。こうして、基板上に、ITO膜のライン間に対応してストライプ状のポリイミド膜が50 nm存在する部分（幅4 μm）と、ITO膜のラインに対応してまったく存在しない部分（幅16 μm）からなるポリイミド膜パターンを得た。

【0200】 続いて、当該基板上のポリイミド膜パターンに対して、セル1-Aの場合と同様の方法及び条件により一軸配向処理としてラビング処理を施した。ラビング処理の方向は、ポリイミド膜のストライプ方向と垂直な方向に設定した。

【0201】 他方のガラス基板における上記ポリイミド膜上に、ポジレジスト（東京応化O P R-800）を約2 μm厚となるようスピニコートした。その後、80°C、30分間の前乾燥を行った後、図9に示すようにマスク幅4 μm、間隔16 μmのストライプ状のマスクパターンを用いて、UV（λ=365 nm）にて16秒間露光した。この時マスクパターンを、マスク部分が当該基板のITO膜パターンのラインと直交するように配置した。その後、有機系現像液（ジブレー社製MFC D-26）を用いて現像し、流水洗浄を3分間行った後、100°C、10分間の乾燥を行い、ライン幅4 μm、ライン間隔16 μmのレジスト膜パターンを得た。続いて、上記同様の方法及び条件でUVアッシング処理を行って、レジスト膜のない部分のポリイミドを除去した。次いで、剥離液（ナガセ産業社製 レジストトリップN-320）を用いレジスト膜パターンを剥離した後、流水洗浄し基板を乾燥させた。こうして、基板上に、ITO膜のラインに直交したストライプ状のポリイミド膜が50 nm存在する部分（幅4 μm）と、まったく存在しない部分（幅16 μm）からなるポリイミド膜パターンを得た。

【0202】 続いて、当該基板上のポリイミド膜パターンに対して、セル1-Aの場合と同様の方法及び条件により一軸配向処理としてラビング処理を施した。ラビング処理の方向は、ポリイミド膜のストライプ方向と垂直な方向に設定した。

【0203】 一方の基板上（最初の基板）にスペーサーとして、平均粒径2.0 μmのシリカビーズを散布し、他方の基板を、各基板の電極が直交しマトリックス電極配置（図11に示すような配置）となり重ね合わせ、セル（空セル）を作製した。尚、両基板のラビング処理の方向が同方向、平行となるように設定した。

のポリイミド膜パターンのライン部分が完全に対向し、ポリイミド膜におけるラビング方向が同一になるように、位置合わせを行い貼り合わせ、図9に示すような断面構造のセル（空セル）を作製した。

【0204】 このように作製されたセルの実駆動領域（両基板の電極が交差する部分）における絶縁膜（シリカ層）の合計膜厚は6 nmであった。

【0205】 セル1-F透明電極としてストライプパターンのITO膜（膜厚約70 nm、1ラインの幅16 μm、隣接ライン間の間隔4 μm）が形成された形成した1.1 mm厚の一対のガラス基板を用意した。

【0206】 これらガラス基板に、ジルゲルタイプのシリカのエタノール溶液をスピニコート法により塗布し、その後、80°C 5分間の前乾燥を行った後、200°C 1時間加熱乾燥を施し、膜厚は3 nmのシリカ層を得た。

【0207】 続いて、これら基板のシリカ層に、セル1-Aと同様の方法及び条件により一軸配向処理としてラビング処理を施した。

【0208】 次いで、一方の基板上にスペーサーとして、平均粒径2.0 μmのシリカビーズを散布し、他方の基板を、各基板の電極が直交しマトリックス電極配置（図11に示すような配置）となるように重ね合わせ、セル（空セル）を作製した。尚、両基板のラビング処理の方向が同方向、平行となるように設定した。

【0209】 このように作製されたセルの実駆動領域（両基板の電極が交差する部分）における絶縁膜（シリカ層）の合計膜厚は6 nmであった。

【0210】 尚、セル1-A～1-Fのサイズは2.5 cm×3.5 cmとした（セル1-C～1-Eでは、ポリイミド膜のラインと一致するITO膜のストライプ方向での辺を2.5 cmとする）。

【0211】 上記に示したプロセスで作製した各セル1-A～1-Fに液晶組成物LC-1を等方相の温度にて注入し、液晶をカイラルスマクチック液晶相を示す温度まで冷却し、双安定性を示すカイラルスマクチック液晶素子サンプル1-A～1-Eを作製した。この冷却の過程を偏光顕微鏡内で観察したところ（100倍）、セル1-C～1-Eでは、スマクチックA相への転移温度付近から図3に示すようなバトネの発生、成長による配向状態の形成過程が観察された。

【0212】 これらサンプルに対して、1) 配向均一性の評価、及び2) M2マージン（M2）の評価を行った。

【0213】 1) 配向均一性の評価

液晶素子にカイラルスマクチック液晶相の状態で電圧を印加してカイラルスマクチック液晶を一方の状態にスイッチングさせ、偏光顕微鏡により目視観測によって（100倍）、配向均一性の評価を行った。結果を表1に示す。

【表1】

表1

| 素子サンプルNo. | 配向状態 |
|-----------|-------------------|
| 1-A | 全面均一配向 |
| 1-B | 視野内の約半分がフォーカルコニック |
| 1-C | 全面均一配向 |
| 1-D | 全面均一配向 |
| 1-E | 全面均一配向 |
| 1-F | 全面ランダム配向 |

【0215】2) M2マージン(M2)の測定
M2マージンの測定方法を説明する。まず、クロスニコルに配置された偏光板間にセルを設置し、図13に示す駆動波形($V_{op} = 20V$ 、 $1/3$ 、3バイアス、 $1/1000$ デューティ相当)を用いて、M2マージンの測定を行った。印加パルス波形の長さ Δt を変化させながら暗状態(黒表示)と明状態(白表示)をそれぞれ書き込み、明、暗それぞれの状態を書き込める印加パルス波形の長さ Δt の範囲が図15の様になった場合において、駆動マージンパラメータを $M2 = (\Delta t_4 - \Delta t_1) / (\Delta t_4 + \Delta t_1)$ とし、上記サンプルA~Eについて*

* 温度を数点振ってM2マージンを評価した。

【0216】結果を下記表2に示す。

【0217】尚、素子Bについては正常にスイッチングする領域のみ(良好な配向状態の領域のみ)のM2マージン、素子1-C~1-Eについてはストライブ状のボリイミドが配置されていない領域のM2マージンとした。また素子1-Fは全面ランダム配向であったため駆動マージンは測定不能であった。

【0218】

【表2】

表2

| 素子サンプルNo. | 40°C | 25°C | 10°C |
|-----------|------|------|------|
| 1-A | 0.23 | 0.16 | 0.00 |
| 1-B | 0.15 | 0.14 | 0.10 |
| 1-C | 0.23 | 0.22 | 0.20 |
| 1-D | 0.23 | 0.21 | 0.20 |
| 1-E | 0.23 | 0.22 | 0.20 |

【0219】この結果から、素子サンプル1-Aについては、室温以上におけるM2マージンは大きいものの低温側での駆動マージンが著しく悪くなっていることがわかる。これは低温側での反電場の影響によるものと予測される。一方、配向性の悪い素子Bに関しては、全体としてM2マージンの値は小さいものの、素子1-Bは素子1-Aと比較して配向膜厚(ボリイミド膜の厚み)が薄く配向制御層の電気容量が大きいため、低温側でのマージンの減少量が小さくなっている。一方、素子1-C、1-D、1-Eは、両基板の電極が対向する実駆動領域、即ち有効スイッチング領域にはボリイミドが存在しないため配向制御層の電気容量が大きく、低温側での

マージンの減少量が小さくなっている。

【0220】このように、基板に一軸配向規制力を有する配向制御層が存在する部分及び該配向層が存在しない部分とを混在させ、該配向制御層の部分に接する液晶領域から配向状態を形成して均一な配向性を得て、更に液晶の実駆動領域においてかかる一軸配向規制力を有する配向制御層を存在させないことにより、良好な駆動マージン特性を実現することができることが証明された。

【0221】(実施例2)本例では、液晶組成物として市販の反強誘電性液晶材料CS-4000(チッソ社製)を用いた。

【0222】また実施例2に使用する3種類の空セルを

以下の如く作製した。

【0223】セル2-G

透明電極としてストライプパターンのITO膜(膜厚約70nm、1ラインの幅16μm、隣接ライン間の間隔4μm)が形成された形成した1.1mm厚の一対のガラス基板を用意した。

【0224】これらガラス基板の両方に、ゾルゲルタイプのシリカのエタノール溶液をスピンドルコート法により塗布し、その後、80°C 5分間の前乾燥を行った後、200°C 1時間加熱乾燥を施し、膜厚は3nmのシリカ層を得た。該シリカ層上に、市販のポリイミド材料(SP-710 DMAc(ジメチルアセトアミド)/IRA(イソプロピルアルコール)=1/1/東レ製)をスピンドルコート法により塗布し、その後、80°C、5分間の前乾燥を行った後、200°Cで1時間加熱焼成を施し膜厚50nmのポリイミド被膜を得た。

【0225】統いて、両基板のポリイミド膜に対して、セル1-Aの場合と同様の方法及び条件で一軸配向処理としてナイロン布によるラビング処理を施した。ラビング方向は両基板の夫々で、基板を対向せしめた際にラビング方向が後述の関係となるように設定した。

【0226】統いて、一方の基板上にスペーサーとして、平均粒径1.4μmのシリカビーズを散布し、両基板を、夫々電極が直交しマトリックス電極配置(図11に示すような配置)となり、上方の基板のラビング方向が下方の基板のラビング方向から反時計回りに16°をなすように対向させてるよう重ね合わせ、セル(空セル)を作製した。

*

表3

| 素子サンプルNo. | 配向状態 |
|-----------|---------------------|
| 2-G | 全面均一配向 |
| 2-H | セル内の一部にフォーカルコニックが存在 |
| 2-I | 全面均一配向 |

【0233】2) 応答速度の測定

応答速度の測定方法を説明する。まず、クロスニコルに配置された偏光板間にセルを設置し、30°Cにおいて、反強誘電状態を示す状態のセルに対し、DCオフセット電圧として18Vの直流を印加する。次いで、パルス幅100μsの単発パルスを徐々に電圧を大きくしながら※

※印加して、反強誘電状態から強誘電状態へとスイッチングするのに必要な電圧値を求めた。結果を下記表4に示す。尚、素子2-Hについては正常にスイッチングする領域のみの応答電圧とした。

【0234】

【表4】

表4

| 素子サンプルNo. | 応答電圧(30°C) |
|-----------|------------|
| 2-G | 42[V] |
| 2-H | 40[V] |
| 2-I | 39[V] |

* 【0227】セル2-H

ポリイミド膜の膜厚を5nmとすることを除いて、セル2-Gと同様の方法及び条件でセル(空セル)を作製した。

【0228】セル2-I

ポリイミドとして、市販のポリイミド材料(SP-710/東レ製)を用い、またスペーサーとして平均粒径1.4μmのシリカビーズを用い、UVアッシングの条件を60°C、波長254nm、エネルギー量1.3J/cm²とすることを除いて、実施例1のセル1-Eの場合と同様の方法及び条件により、セル(空セル)を作製した。

【0229】上記に示したプロセスで作製した各セル2-G~2-Iに反強誘電性液晶材料CS-4000を等方相の温度にて注入し、液晶をカイラルスマクチック液晶相を示す温度まで冷却し、双安定性を示すカイラルスマクチック液晶素子サンプル2-G~2-Iを作製した。この冷却の過程を偏光顕微鏡内で観察したところ、セル2-Iでは、スマクチックA相への転移温度付近から図3に示すようなバトネの発生、成長による配向状態の形成過程が観察された。

【0230】これらサンプルに対して、実施例1の場合と同様に1) 配向均一性の評価、更に2) 応答速度の評価を行った。

【0231】1) 配向均一性の評価

結果を表3に示す。

【0232】

【表3】

54

【0235】この結果から、反強誘電性を示す液晶を用いた素子では、配向制御層の厚さを薄くするほど実効的に液晶層に印加される電圧値が大きくなるため、外部から印加する電圧値が低くてよいことがわかる。

【0236】そして、実施例2では、反強誘電性を示す液晶を用いた素子において、基板に一軸配向規制力を有する配向制御層が存在する部分及び該配向層が存在しない部分とを混在させ、該配向制御層の部分に対応する液晶領域から配向状態を形成して均一な配向性を得て、更に液晶の実駆動領域においてかかる一軸配向規制力を有する配向制御層を存在させないことにより、駆動電圧の低減、即ち同一電圧で駆動特性を比較した際での応答の高速化が実現することができることが証明された。

【0237】(実施例3) 本実施例で使用するセル(単純マトリクスタイプのセル)を以下の如く作製した。

【0238】セル3-B

透明電極としてストライブパターンのITO膜(膜厚約70nm、1ラインの幅16μm、隣接ライン間の間隔4μm)が形成された形成した1.1mm厚の一対のガラス基板を用意した。

【0239】このガラス基板の一方に、ゾルゲルタイプのシリカの母材中にアンチモンドープのSnO_xの超微粒子(粒径100Å)を重量比で50%添加し分散した固形分濃度10重量%のエタノール溶液をスピンドル法により塗布し、その後、80°C5分間の前乾燥を行った後、200°C1時間加熱乾燥を施し、膜厚は200nmの微粒子分散層を得た。該微粒子分散層上に、セル1-Aで用いたものと同様のポリイミド(前駆体)をスピンドル法により塗布し、その後、80°C、5分間の前乾燥を行った後、200°Cで1時間加熱焼成を施し膜厚5nmのポリイミド被膜を得た。

【0240】次いで、当該基板上のポリイミド膜パターンに対して、実施例1のセル1-Aの場合と同様の方法及び条件により一軸配向処理としてラビング処理を施した。

【0241】他方のガラス基板に、ゾルゲルタイプのシリカの母材中にアンチモンドープのSnO_xの超微粒子(粒径100Å)を重量比で50%で添加し分散した固形分濃度10重量%のエタノール溶液を塗布した。その後、80°C5分間の前乾燥を行った後、200°C1時間加熱乾燥を施し、膜厚200nmの微粒子分散層を得た。

【0242】統いて、一方の基板(ポリイミドを塗布した側の基板)上にスペーサーとして、平均粒径2.0μmのシリカビーズを散布し、他方の基板を、各基板の電極が直交しマトリックス電極配置(図11に示すような配置)となるように重ね合わせ、セル(空セル)を作製した。

【0243】セル3-C

ここでは、図7に示す断面構造のセル(空セル)を作製

した。

【0244】透明電極としてストライブパターンのITO膜(膜厚約70nm、1ラインの幅16μm、隣接ライン間の間隔4μm)が形成された形成した1.1mm厚の一対のガラス基板を用意した。

【0245】このガラス基板の一方に、ゾルゲルタイプのシリカの母材中にアンチモンドープのSnO_x超微粒子(粒径100Å)を重量比30%添加し分散させた固形分濃度10重量%のエタノール溶液をスピンドル法により塗布し、その後、80°C5分間の前乾燥を行った後、200°C1時間加熱乾燥を施し、膜厚は200nmの超微粒子分散層を得た。該層上に、実施例1のセル1-Aで用いたものと同様のポリイミド(前駆体)をスピンドル法により塗布し、その後、80°C、5分間の前乾燥を行った後、200°Cで1時間加熱焼成を施し膜厚50nmのポリイミド被膜を得た。

【0246】次いで、上記ポリイミド膜上に、ポジレジスト(東京応化OPR-800)を約2μm厚となるようスピンドル法により塗布した。その後、80°C、30分間の前乾燥を行った後、マスク幅4μm、間隔1.6μmのストライブ状のマスクパターンを用いて、UV(λ=365nm)にて16秒間露光した。この時マスクパターンを、マスク部分が当該基板のITO膜パターンのライン間に対応するように配置した。その後、有機系現像液

(ジブレー社製MFC-D-26)を用いて現像し、流水洗浄を3分間行った後、100°C、10分間の乾燥を行い、ITO膜パターンのライン間に対応したレジスト膜パターンを得た。統いて、低圧水銀ランプを用い、基板温度を60°Cに保ち、波長254nmにおける光エネルギー量が10J/cm²となるUV強度にてUVアッシング処理を行って、レジスト膜のない部分のポリイミドを除去した。次いで、剥離液(ナガセ産業社製レジストトリップN-320)を用いレジスト膜パターンを剥離した後、流水洗浄し基板を乾燥させた。こうして、基板上に、ITO膜のライン間に対応してストライブ状のポリイミド膜が50nm存在する部分(幅4μm)と、ITO膜のラインに対応してまったく存在しない部分(幅1.6μm)からなるポリイミド膜パターンを得た。

【0247】統いて、当該基板上のポリイミド膜パターンに対して、実施例1のセル1-Aの場合と同様の方法及び条件により一軸配向処理としてラビング処理を施した。ラビング処理の方向は、ポリイミド膜のストライブ方向と垂直な方向に設定した。

【0248】他方のガラス基板に、ゾルゲルタイプのシリカの母材中にアンチモンドープのSnO_x超微粒子(粒径100Å)を重量比30%で添加し分散させた固形分濃度10重量%のエタノール溶液をスピンドル法により塗布した。その後、80°C5分間の前乾燥を行った後、200°C1時間加熱乾燥を施し、膜厚200nm

の微粒子分散層を得た。

【0249】 続いて一方の基板（ポリイミドを塗布した側の基板）上にスペーサーとして、平均粒径2.0μmのシリカビーズを散布し、他方の基板を、各基板の電極が直交しマトリックス電極配置（図11に示すような配置）となるように重ね合わせ、図7に示すような断面構造のセル（空セル）を作製した。

【0250】 セル3-D

ここでは、図7に示す断面構造のセル（空セル）を作製した。

【0251】 透明電極としてストライプパターンのITO膜（膜厚約70nm、1ラインの幅16μm、隣接ライン間の間隔4μm）が形成された形成した1.1mm厚の一対のガラス基板を用意した。

【0252】 このガラス基板の一方に、ゾルゲルタイプのシリカの母材中にアンチモンドープのSnO_xの超微粒子（粒径100Å）を重量比50%で添加して分散した固形分濃度10重量%のエタノール溶液をスピンドル法により塗布し、膜厚は200nmの微粒子分散層を得た。該微粒子分散層上に、実施例1のセル1-Aで用いたものと同様のポリイミド（前駆体）をスピンドル法により塗布し、その後、80°C、5分間の前乾燥を行った後、200°Cで1時間加熱焼成を施し膜厚50nmのポリイミド被膜を得た。

【0253】 次いで、上記ポリイミド膜上に、ポジレジスト（東京応化OPPR-800）を約2μm厚となるようスピンドル法により塗布した。その後、80°C、30分間の前乾燥を行った後、マスク幅4μm、間隔16μmのストライプ状のマスクパターンを用いて、UV（λ=3.65nm）にて16秒間露光した。この時マスクパターンを、マスク部分が当該基板のITO膜パターンのライン間にに対応するように配置した。その後、有機系現像液（ジブレー社製MFC D-26）を用いて現像し、流水洗浄を3分間行った後、100°C、10分間の乾燥を行い、ITO膜パターンのライン間にに対応したレジスト膜パターンを得た。続いて、低圧水銀ランプを用い、基板温度を60°Cに保ち、波長254nmにおける光エネルギー量が10J/cm²となるUV強度にてUVアッシング処理を行って、レジスト膜のない部分のポリイミドを除去した。次いで、剥離液（ナガセ産業社製レジストストリップN-320）を用いレジスト膜パターンを剥離した後、流水洗浄し基板を乾燥させた。こうして、基板上に、ITO膜のライン間にに対応してストライプ状のポリイミド膜が50nm存在する部分（幅4μm）と、ITO膜のライン間にに対応してまったく存在しない部分（幅16μm）からなるポリイミド膜パターンを得た。

【0254】 続いて、当該基板上のポリイミド膜パターンに対して、セル1-Aの場合と同様の方法及び条件により一軸配向処理としてラビング処理を施した。ラビン

グ処理の方向は、ポリイミド膜のストライプ方向と垂直な方向に設定した。

【0255】 他方のガラス基板に、ゾルゲルタイプのシリカの母材中にアンチモンドープのSnO_xの超微粒子（粒径100Å）を重量比50%で添加して分散した固形分濃度10重量%のエタノール溶液を塗布し、膜厚200nmの微粒子分散層を得た。

【0256】 続いて一方の基板（ポリイミドを塗布した側の基板）上にスペーサーとして、平均粒径2.0μmのシリカビーズを散布し、他方の基板を、各基板の電極

10 が直交しマトリックス電極配置（図11に示すような配置）となるように重ね合わせ、図7に示すような断面構造のセル（空セル）を作製した。

【0257】 セル3-E

透明電極としてストライプパターンのITO膜（膜厚約70nm、1ラインの幅16μm、隣接ライン間の間隔4μm）が形成された形成した1.1mm厚の一対のガラス基板を用意した。

【0258】 これらガラス基板に、ゾルゲルタイプのシリカの母材中にアンチモンドープのSnO_x超微粒子

20 （粒径100Å）を重量比30%添加して分散させた固形分濃度10重量%のエタノール溶液をスピンドル法により塗布し、その後、80°C 5分間の前乾燥を行った後、200°C 1時間加熱乾燥を施し、膜厚は200nmの微粒子分散層を得た。

【0259】 続いて、両方の基板の微粒子分散層に、セル1-Aと同様の方法及び条件により一軸配向処理としてラビング処理を施した。

【0260】 次いで、一方の基板（ラビング処理を施した側の基板）上にスペーサーとして、平均粒径2.0μmのシリカビーズを散布し、他方の基板を、各基板の電極

30 が直交しマトリックス電極配置（図11に示すような配置）となるように重ね合わせ、セル（空セル）を作製した。尚、各基板のラビング方向が平行であり且つ同方向となるように貼り合せを行った。

【0261】 セル3-F

透明電極としてストライプパターンのITO膜（膜厚約70nm、1ラインの幅16μm、隣接ライン間の間隔4μm）が形成された形成した1.1mm厚の一対のガラス基板を用意した。

【0262】 これらガラス基板に、ゾルゲルタイプのシリカの母材中にアンチモンドープのSnO_xの超微粒子（粒径100Å）を重量比で50%添加して分散した固形分濃度10重量%のエタノール溶液を塗布し、膜厚200nmの微粒子分散層を得た。

【0263】 続いて、両方の基板の微粒子分散層に、実施例1のセル1-Aと同様の方法及び条件により一軸配向処理としてラビング処理を施した。

【0264】 次いで、一方の基板（ラビング処理を施した側の基板）上にスペーサーとして、平均粒径2.0μ

50 mのシリカビーズを散布し、他方の基板を、各基板の電極

皿のシリカビーズを散布し、他方の基板を、各基板の電極が直交しマトリックス電極配置（図11に示すような配置）となるように重ね合わせ、セル（空セル）を作製した。尚、各基板のラビング方向が平行であり且つ同方向となるように貼り合せを行った。

【0265】セル3-G

ここでは、図9に示す断面構造のセル（空セル）を作製した。

【0266】透明電極としてストライプパターンのITO膜（膜厚約70nm、1ラインの幅16μm、隣接ライン間の間隔4μm）が形成された形成した1.1mm厚の一対のガラス基板を用意した。

【0267】これらガラス基板の夫々に、ゾルゲルタイプのシリカの母材中にアンチモンドープのSnO_x超微粒子（粒径100Å）を重量比30%添加し分散させた固形分濃度10重量%のエタノール溶液をスピニコート法により塗布し、その後、80°C5分間の前乾燥を行った後、200°C1時間加熱乾燥を施し、膜厚は200nmの微粒子分散層を得た。該微粒子分散層上に、実施例1のセル1-Aで用いたものと同様のポリイミド（前駆体）をスピニコート法により塗布し、その後、80°C、5分間の前乾燥を行った後、200°Cで1時間加熱焼成を施し膜厚50nmのポリイミド被膜を得た。

【0268】次いで、一方のガラス基板における上記ポリイミド膜上に、ポジレジスト（東京応化OPR-800）を約2μm厚となるようスピニコートした。その後、80°C、30分間の前乾燥を行った後、マスク幅4μm、間隔16μmのストライプ状のマスクパターンを用いて、UV（λ=365nm）にて16秒間露光した。この時マスクパターンを、マスク部分が当該基板のITO膜パターンのライン間にに対応するように配置した。その後、有機系現像液（ジブレー社製MFC-D-26）を用いて現像し、流水洗浄を3分間行った後、100°C、10分間の乾燥を行い、ITO膜パターンのライン間にに対応したレジスト膜パターンを得た。続いて、低圧水銀ランプを用い、基板温度を60°Cに保ち、波長254nmにおける光エネルギー量が10J/cm²となるUV強度にてUVアッシング処理を行って、レジスト膜のない部分のポリイミドを除去した。次いで、剥離液（ナガセ産業社製レジストストリップN-320）を用いレジスト膜パターンを剥離した後、流水洗浄し基板を乾燥させた。こうして、基板上に、ITO膜のラインに直交したストライプ状のポリイミド膜が50nm存在する部分（幅4μm）と、まったく存在しない部分（幅16μm）からなるポリイミド膜パターンを得た。

【0269】次いで、当該基板上のポリイミド膜パターンに対して、実施例1のセル1-Aの場合と同様の方法及び条件により一軸配向処理としてラビング処理を施した。ラビング処理の方向は、ポリイミド膜のストライプ

方向と垂直な方向に設定した。

【0270】他方のガラス基板における上記ポリイミド膜上に、ポジレジスト（東京応化OPR-800）を約2μm厚となるようスピニコートした。その後、80°C、30分間の前乾燥を行った後、マスク幅4μm、間隔16μmのストライプ状のマスクパターンを用いて、UV（λ=365nm）にて16秒間露光した。この時マスクパターンを、マスク部分が当該基板のITO膜パターンのラインと直交するように配置した。その後、有機系現像液（ジブレー社製MFC-D-26）を用いて現像し、流水洗浄を3分間行った後、100°C、10分間の乾燥を行い、ライン幅4μm、ライン間隔16μmのレジスト膜パターンを得た。続いて、低圧水銀ランプを用い、基板温度を60°Cに保ち、波長254nmにおける光エネルギー量が10J/cm²となるUV強度にてUVアッシング処理を行って、レジスト膜のない部分のポリイミドを除去した。次いで、剥離液（ナガセ産業社製レジストストリップN-320）を用いレジスト膜パターンを剥離した後、流水洗浄し基板を乾燥させた。こうして、基板上に、ITO膜のラインに直交したストライプ状のポリイミド膜が50nm存在する部分（幅4μm）と、まったく存在しない部分（幅16μm）からなるポリイミド膜パターンを得た。

【0271】続いて、当該基板上のポリイミド膜パターンに対して、セル1-Aの場合と同様の方法及び条件により一軸配向処理としてラビング処理を施した。ラビング処理の方向は、ポリイミド膜のストライプ方向と垂直な方向に設定した。

【0272】一方の基板上（最初の基板）スペーサーとして、平均粒径2.0μmのシリカビーズを散布し、他方の基板を、各基板の電極が直交しマトリックス電極配置（図11に示すような配置）となり、且つ両基板上のポリイミド膜パターンのライン部が完全に対向し、ポリイミド膜におけるラビング方向が同一になるように、位置合わせを行い貼り合せ、図9に示すような断面構造のセル（空セル）を作製した。

【0273】セル3-H
ここでは、図9に示す断面構造のセル（空セル）を作製した。

【0274】透明電極としてストライプパターンのITO膜（膜厚約70nm、1ラインの幅16μm、隣接ライン間の間隔4μm）が形成された形成した1.1mm厚の一対のガラス基板を用意した。

【0275】これらガラス基板の夫々に、ゾルゲルタイプのシリカの母材中にアンチモンドープのSnO_xの超微粒子（粒径100Å）を重量比50%添加し分散させた固形分濃度10重量%のエタノール溶液をスピニコート法により塗布し、膜厚200nmの微粒子分散層を得た。該微粒子分散層上に、実施例1のセル1-Aで用いたものと同様のポリイミド（前駆体）をスピニコート法

61

により塗布し、その後、80°C、5分間の前乾燥を行った後、200°Cで1時間加熱焼成を施し膜厚50nmのポリイミド被膜を得た。

【0276】次いで、一方のガラス基板における上記ポリイミド膜上に、ポジレジスト（東京応化OFP R-800）を約2μm厚となるようスピンドルコートした。その後、80°C、30分間の前乾燥を行った後、マスク幅4μm、間隔16μmのストライプ状のマスクパターンを用いて、UV（λ=365nm）にて16秒間露光した。この時マスクパターンを、マスク部分が当該基板のITO膜パターンのライン間に対応するように配置した。その後、有機系現像液（ジブレー社製MFC D-26）を用いて現像し、流水洗浄を3分間行った後、100°C、10分間の乾燥を行い、ITO膜パターンのライン間に対応したレジスト膜パターンを得た。続いて、低圧水銀ランプを用い、基板温度を60°Cに保ち、波長254nmにおける光エネルギー量が1.0J/cm²となるUV強度にてUVアッシング処理を行って、レジスト膜のない部分のポリイミドを除去した。次いで、剥離液（ナガセ産業社製 レジストストリップN-320）を用いレジスト膜パターンを剥離した後、流水洗浄し基板を乾燥させた。こうして、基板上に、ITO膜のライン間に対応してストライプ状のポリイミド膜が50nm存在する部分（幅4μm）と、ITO膜のラインに対応してまったく存在しない部分（幅16μm）からなるポリイミド膜パターンを得た。

【0277】続いて、当該基板上のポリイミド膜パターンに対して、実施例1のセル1-Aの場合と同様の方法及び条件により一軸配向処理としてラビング処理を施した。ラビング処理の方向は、ポリイミド膜のストライプ方向と垂直な方向に設定した。

【0278】他方のガラス基板における上記ポリイミド膜上に、ポジレジスト（東京応化OFP R-800）を約2μm厚となるようスピンドルコートした。その後、80°C、30分間の前乾燥を行った後、マスク幅4μm、間隔16μmのストライプ状のマスクパターンを用いて、UV（λ=365nm）にて16秒間露光した。この時マスクパターンを、マスク部分が当該基板のITO膜パターンのライン間と直交するように配置した。その後、有機系現像液（ジブレー社製MFC D-26）を用いて現像し、流水洗浄を3分間行った後、100°C、10分間の乾燥を行い、ライン幅4μm、ライン間隔16μmのレジスト膜パターンを得た。続いて、低圧水銀ランプを用い、基板温度を60°Cに保ち、波長254nmにお

62

ける光エネルギー量が1.0J/cm²となるUV強度にてUVアッシング処理を行って、レジスト膜のない部分のポリイミドを除去した。次いで、剥離液（ナガセ産業社製 レジストストリップN-320）を用いレジスト膜パターンを剥離した後、流水洗浄し基板を乾燥させた。こうして、基板上に、ITO膜のラインに直交したストライプ状のポリイミド膜が50nm存在する部分（幅4μm）と、まったく存在しない部分（幅16μm）からなるポリイミド膜パターンを得た。

【0279】続いて、当該基板上のポリイミド膜パターンに対して、実施例1のセル1-Aの場合と同様の方法及び条件により一軸配向処理としてラビング処理を施した。ラビング処理の方向は、ポリイミド膜のストライプ方向と垂直な方向に設定した。

【0280】一方の基板上（最初の基板）にスペーサーとして、平均粒径2.0μmのシリカビーズを散布し、他方の基板を、各基板の電極が直交しマトリックス電極配置（図11に示すような配置）となり、且つ両基板上のポリイミド膜パターンのライン部が完全に対向し、ポリイミド膜におけるラビング方向が同一になるように、位置合わせを行い貼り合せ、図9に示すような断面構造のセル（空セル）を作製した。

【0281】このように作製されたセルの実駆動領域（両基板の電極が交差する部分）における微粒子分散膜の合計膜厚は400nmであった。

【0282】尚、セル3-B～3-Hのサイズは2.5cm×3.5cmとした（セル3-C, 3-D, 3-Gでは、ポリイミド膜のラインと一致するITO膜のストライプ方向での辺を2.5cmとする）。

【0283】また、実施例1で作製したセル1-Aと本実施例3で作製したセル3-B～3-Hの実駆動領域（両基板の電極の交差部）において、液晶に接する基板面となる、各層の表面粗さについて測定を行った。測定は、ガラス基板又はITO膜上にセルA～Iにおける上記層と同様の条件で1800Åの膜を形成し、原子間力顕微鏡（NanoScope IIIa AFM Dimension 3000ユニット/Digital Instrument社製、探針としてオリンパス光学社製のSiカンチレバーを使用）により、走査範囲3.0μm×3.0μmについて行った。走査速度は0.8Hz、測定環境は室温、大気中とした。

【0284】結果を下記表5に示す。

【0285】

【表5】

表5

| | 算術平均粗さ Ra [nm] | 自乗平均粗さ Rms [nm] | 表面粗度 [%] |
|---|-------------------|--------------------|-------------|
| ゾルゲルタイプのシリカ層の表面 (セル1-A) | 0.48 | 0.64 | 0.178 |
| SnO _x の酸化物超微粒子 (粒径100Å) を重量比50%で添加し分散したゾルゲルタイプのシリカ層の表面 (セル3-D, 3-F, 3-H) | 4.28 | 5.38 | 6.911 |

【0286】また、ゾルゲルタイプのシリカ層上に形成したポリイミド膜(5nm)の表面においてはRa = 0.39 (nm)、Rms = 0.49 (nm)、表面粗度: 0.165%であり、微粒子分散層(50%添加)上に形成したポリイミド膜(5nm)の表面においてはRa = 1.61 (nm)、Rms = 2.22 (nm)、表面粗度3.53%であり3-C、3-E、3-Gにおける微粒子分散層の露出した表面においてはRa = 2.57 (nm)、Rms = 3.30 (nm)、表面粗度5.514%であった。

【0287】上記に示したプロセスで作製した各セル3-B~3-Hと実施例1のセル1-Aに液晶組成物LC-1を等方相の温度にて注入し、液晶をカイラスマクチック液晶相を示す温度まで冷却し、双安定性を示すカイラスマクチック液晶素子サンプル1-A、3-B~*

* 3-Hを作製した。この冷却の過程を偏光顕微鏡内で観察したところ、セル3-C、3-D、3-G、3-Hでは、スマクチックA相への転移温度付近から図3を示すようなバトネの発生、成長による配向状態の形成過程が観察された。

【0288】これらサンプルに対して、1) 配向均一性の評価、2) M2マージン(M2)、3) 表示焼き付きの評価を行った。

【0289】1) 配向均一性の評価

液晶素子にカイラスマクチック相の状態で電圧を印加して、カイラスマクチック液晶を一方の状態にスイッチングさせ、偏光顕微鏡により目視観測によって、配向均一性の評価を行った。結果を表6に示す。

【0290】

【表6】

表6

| 素子サンプルNo | 配向状態 |
|----------|----------|
| 1-A | 全面均一配向 |
| 3-B | 全面均一配向 |
| 3-C | 全面均一配向 |
| 3-D | 全面均一配向 |
| 3-E | 全面ランダム配向 |
| 3-F | 全面ランダム配向 |
| 3-G | 全面均一配向 |
| 3-H | 全面均一配向 |

【0291】2) M2マージン(M2)の測定
M2マージンの測定方法を説明する。まず、クロスニコルに配置された偏光板間にセルを設置し、図12に示す駆動波形(V_{op} = 20V、1/3、3バイアス、1/1000デューティー)を用いて、M2マージンの測定を行った。印加パルス波形の長さ△tを変化させながら暗状態(黒表示)と明状態(白表示)をそれぞれ書き込

み、明、暗それぞれの状態を書き込める印加パルスの波形の長さ△tの範囲が図15の様になった場合において、駆動マージンバラメータをM2 = (△t4 - △t1) / (△t4 + △t1) とし、上記サンプル1-A、2-B~2-Hについて温度を数点振ってM2マージンを評価した。

50 【0292】結果を下記表7に示す。

【0293】また素子サンプル3-E、3-Fは全面ランダム配向であったため駆動マージンは測定不能であった。

*【0294】

【表7】

*
表7

| 素子サンプル | 40°C | 25°C | 10°C |
|--------|------|------|------|
| 3-A | 0.23 | 0.16 | 0.00 |
| 3-B | 0.23 | 0.17 | 0.00 |
| 3-C | 0.23 | 0.23 | 0.19 |
| 3-D | 0.25 | 0.23 | 0.21 |
| 3-G | 0.23 | 0.23 | 0.19 |
| 3-H | 0.25 | 0.23 | 0.21 |

【0295】この結果から、素子サンプル1-A、3-Bについては、室温以上におけるM2マージンは大きいものの、低温側での駆動マージンが著しく悪くなっていることがわかる。これは低温側での反電場の影響によるものと予測される。

【0296】一方、素子サンプル3-C、3-D、3-G、3-Hは実駆動領域にはポリイミド膜が存在しないため反電場の影響が少なく、低温側でのM2マージンは室温とほぼ同等の値を示している。

【0297】このように、基板に一軸配向規制力を有する配向制御層(ポリイミド膜)が存在する部分及び該配向層が存在しない部分とを混在させ、該配向制御層の部分に接する液晶領域から配向状態を形成して均一な配向性を得て、更に液晶の実駆動領域においてかかる一軸配向規制力を有する配向制御層を存在させないことにより、良好な駆動マージン特性を実現することができる事が証明された。

【0298】3) 表示焼き付きの評価

素子サンプル1-A、3-B~3-D、3-G~3-Hについて、図13に示す駆動波形を用いて、黒表示、白表示のストライプパターンを表示させ、30°Cにて1000時間連続して同一パターンを表示させた後に、上記2)と同様の方法及び条件によりセル全体が白黒書き分けられる駆動条件(M2マージン)の測定を行った。この1000時間後のM2マージンの値と焼き付き実験前(同一パターン表示前)のM2マージンの値との比をとって、1000時間後のマージン保存率とした。なお、この保存率の測定温度は30°Cとした。結果を下記表8に示す。

【0299】

【表8】

表8

| 素子サンプル | 保存率 |
|--------|-----|
| 3-A | 10% |
| 3-B | 40% |
| 3-C | 70% |
| 3-D | 90% |
| 3-G | 70% |
| 3-H | 80% |

【0300】この結果から、マージン保存率はポリイミドの膜厚に反比例した関係となっており、実駆動領域においてポリイミドの存在しない素子サンプル3-C、3-D、3-G、3-Hについては、非常に高いマージン保存率、即ち焼き付き減少が抑制され駆動特性の劣化がない性能を示す。特に、実駆動領域において液晶に接する層が導電性の酸化物超微粒子からなる素子サンプルは、微小な表面凹凸の効果により非常に高いマージン保存率を示すことがわかる。また、素子サンプル1-A及び3-Bは、同じポリイミド膜厚でも微小な表面凹凸の存在する層を有する素子サンプル3-Bの方が高いマージン保存率を示している。

【0301】(実施例4) 本実施例で使用するセル(単純マトリクスタイプのセル)を以下のように作製した。

【0302】セル4-B

透明電極としてストライプパターンのITO膜(膜厚約70nm、1ラインの幅16μm、隣接ライン間の間隔4μm)が形成された形成した1.1mm厚の一対のガラス基板を用意した。

【0303】このガラス基板の一方に、ゾルゲルタイプのシリカのエタノール溶液をスピードコート法により塗布し、その後、80°C 5分間の前乾燥を行った後、200°C 1時間加熱乾燥を施し、膜厚は3nmのシリカ層を得た。該シリカ層上に、ポリイミド前駆体(L-P64、東レ社製)のNMP/nBC=1/2溶液をスピンドルコート法により塗布し、その後、80°C、5分間の前乾燥を行った後、300°Cで1時間加熱焼成を施し膜厚5nm

のポリイミド被膜を得た。

【0304】統いて、当該基板上のポリイミドに対して、実施例1のセル1-Aにおけるポリイミド膜に対する場合と同様の方法及び条件で一軸配向処理としてラビング処理を施した。

【0305】他方のガラス基板に、ゾルゲルタイプのシリカのエタノール溶液をスピンドル法により塗布した。その後、80°C 5分間の前乾燥を行った後、200°C 1時間加熱乾燥を施し、膜厚3 nmのシリカ層を得た。

【0306】統いて、一方の基板（ポリイミドを塗布した側の基板）上にスペーサーとして、平均粒径2.0 μmのシリカビーズを散布し、他方の基板を、各基板の電極が直交しマトリックス電極配置（図11に示すような配置）となるように重ね合わせ、セル（空セル）を作製した。

【0307】このように作製されたセルの実駆動領域（両基板の電極が交差する部分）における絶縁膜（シリカ層とポリイミド膜）の合計膜厚は11 nmであった。

【0308】セル4-C

ここでは、図7に示す断面構造のセル（空セル）を作製した。

【0309】透明電極としてストライブパターンのITO膜（膜厚約70 nm、1ラインの幅16 μm、隣接ライン間の間隔4 μm）が形成された形成した1.1 mm厚の一対のガラス基板を用意した。

【0310】このガラス基板の一方に、ゾルゲルタイプのシリカのエタノール溶液をスピンドル法により塗布し、その後、80°C 5分間の前乾燥を行った後、200°C 1時間加熱乾燥を施し、膜厚は3 nmのシリカ層を得た。該シリカ層上に、セル1-Aで用いたものと同様のポリイミド（前駆体）をスピンドル法により塗布し、その後、80°C、5分間の前乾燥を行った後、200°Cで1時間加熱焼成を施し膜厚50 nmのポリイミド被膜を得た。

【0311】次いで、上記ポリイミド膜上に、ポジレジスト（東京応化OFP R-800）を約2 μm厚となるようスピンドル法により塗布した。その後、80°C、30分間の前乾燥を行った後、マスク幅4 μm、開口部16 μm × 16 μmの格子状のマスクパターンを用いて、UV（λ=365 nm）にて16秒間露光した。この時マスクパターンを、マスク部分が当該基板のITO膜パターンのライン間に対応するように配置した。その後、有機系現像液（ジブレー社製MFC D-26）を用いて現像し、流水洗浄を3分間行った後、100°C、10分間の乾燥を行ない、格子状であり一方の辺がITO膜パターンのライン間に対応したレジスト膜パターンを得た。統いて、低圧水銀ランプを行い、基板温度を60°Cに保ち、波長254 nmにおけるエネルギー光量が10 J/cm²となるUV強度にてUVアッシング処理を行って、レジス

ト膜のない部分のポリイミドを除去した。次いで、剥離液（ナガセ産業社製 レジストスリップN-320）を用いレジスト膜パターンを剥離した後、流水洗浄し基板を乾燥させた。こうして、基板上に、少なくとも一辺がITO膜のライン間に対応した格子状のポリイミド膜が50 nm存在する部分（幅4 μm）と、ITO膜のラインに対応してまったく存在しない部分（幅16 μm）からなるポリイミド膜パターンを得た。

【0312】統いて、当該基板上のポリイミド膜パターンに対して、実施例1のセル1-Aの場合と同様の方法及び条件で一軸配向処理としてラビング処理を施した。ラビング処理の方向は、同基板の電極のストライブ方向と垂直な方向設定した。

【0313】他方のガラス基板に、ゾルゲルタイプのシリカのエタノール溶液をスピンドル法により塗布した。その後、80°C 5分間の前乾燥を行った。200°C 1時間加熱乾燥を施し、膜厚3 nmのシリカ層を得た。

【0314】統いて一方の基板（ポリイミドを塗布した側の基板）上にスペーサーとして、平均粒径2.0 μmのシリカビーズを散布した。このポリイミド膜パターンを有する基板と他方の基板を、互いの電極が直交しマトリックス電極配置（図11に示すような配置）となり、他方の基板の電極間が、対向側の格子状のポリイミド膜パターンにおける一方の辺（ポリイミド膜パターンを有する基板の電極と垂直な方向）に対応するように対向させ、図7に示すような断面構造のセル（空セル）を作製した。

【0315】このように作製されたセルの実駆動領域（両基板の電極が交差する部分）における絶縁膜（シリカ層）の合計膜厚は6 nmであった。

【0316】セル4-D

ここでは、図7に示す断面構造のセル（空セル）を作製した。

【0317】透明電極としてストライブパターンのITO膜（膜厚約70 nm、1ラインの幅16 μm、隣接ライン間の間隔4 μm）が形成された形成した1.1 mm厚の一対のガラス基板を用意した。

【0318】このガラス基板の一方に、ゾルゲルタイプのシリカのエタノール溶液をスピンドル法により塗布し、その後、80°C 5分間の前乾燥を行った後、200°C 1時間加熱乾燥を施し、膜厚は3 nmのシリカ層を得た。該シリカ層上に、セル4-Bで用いたものと同様のポリイミド（前駆体）をスピンドル法により塗布し、その後、80°C、5分間の前乾燥を行った後、300°Cで1時間加熱焼成を施し膜厚50 nmのポリイミド被膜を得た。

【0319】次いで、上記ポリイミド膜上に、ポジレジスト（東京応化OFP R-800）を約2 μm厚となるようスピンドル法により塗布した。その後、80°C、30分間の前乾燥を行った後、マスク幅4 μm、開口部16 μm ×

$16\text{ }\mu\text{m}$ の格子状のマスクパターンを用いて、UV ($\lambda = 365\text{ nm}$) にて 16 秒間露光した。この時マスクパターンを、一方向のマスク部分が当該基板のITO膜パターンのライン間に対応するように配置した。その後、有機系現像液（ジブレー社製 MFC D - 26）を用いて現像し、流水洗浄を 3 分間行った後、 100°C 、10 分間の乾燥を行い、格子状であり一方の辺が ITO 膜パターンのライン間に対応したレジスト膜パターンを得た。続いて、低圧水銀ランプを用い、基板温度を 60°C に保ち、波長 254 nm におけるエネルギー光量が 12 J/cm^2 となる UV 強度にて UV アッシング処理を行って、レジスト膜のない部分のポリイミドを除去した。次いで、剥離液（ナガセ産業社製 レジストストリップ N - 320）を用いレジスト膜パターンを剥離した後、流水洗浄し基板を乾燥させた。こうして、基板上に、少なくとも ITO 膜のライン間に対応した格子状のストライプ状のポリイミド膜が 50 nm 存在する部分（幅 $4\text{ }\mu\text{m}$ ）と、ITO 膜のラインに対応してまったく存在しない部分（幅 $16\text{ }\mu\text{m}$ ）からなるポリイミド膜パターンを得た。

【0320】 続いて、当該基板上のポリイミド膜パターンに対して、実施例 1 のセル 1 - A の場合と同様の方法及び条件で一軸配向処理としてラビング処理を施した。ラビング処理の方向は、同基板の電極のストライプ方向に垂直な方向に設定した。

【0321】 他方のガラス基板に、ゾルゲルタイプのシリカのエタノール溶液をスピンドルコート法により塗布した。その後、 80°C 5 分間の前乾燥を行った後、 200°C 1 時間加熱乾燥を施し、膜厚 3 nm のシリカ層を得た。

【0322】 続いて一方の基板（ポリイミドを塗布した側の基板）上にスペーサーとして、平均粒径 $2.0\text{ }\mu\text{m}$ のシリカビーズを散布した。このポリイミド膜パターンを有する基板と他方の基板を、互いの電極が直交しマトリックス電極配置（図 11 に示すような配置）となり、他方の基板の電極間が、対向側の格子状のポリイミド膜パターンにおける一方の辺（ポリイミド膜パターンを有する基板の電極と垂直な方向）に対応するように対向させ、図 7 に示すような断面構造のセル（空セル）を作製した。

【0323】 このように作製されたセルの実駆動領域（両基板の電極が交差する部分）における絶縁膜（シリカ層）の合計膜厚は 6 nm であった。

【0324】 セル 4 - F

ここでは、図 9 に示す断面構造のセル（空セル）を作製した。

【0325】 透明電極としてストライプパターンの ITO 膜（膜厚約 70 nm 、1 ラインの幅 $16\text{ }\mu\text{m}$ 、隣接ライン間の間隔 $4\text{ }\mu\text{m}$ ）が形成された形成した 1.1 mm 厚の一対のガラス基板を用意した。

【0326】 これらガラス基板の両方に、ゾルゲルタイプのシリカのエタノール溶液をスピンドルコート法により塗布し、その後、 80°C 5 分間の前乾燥を行った後、 200°C 1 時間加熱乾燥を施し、膜厚は 3 nm のシリカ層を得た。該シリカ層上に、セル 4 - B で用いたものと同様のポリイミド（前駆体）をスピンドルコート法により塗布し、その後、 80°C 、5 分間の前乾燥を行った後、 300°C で 1 時間加熱焼成を施し膜厚 50 nm のポリイミド被膜を得た。

- 10 【0327】 次いで、上記ポリイミド膜上に、ポジレジスト（東京応化 OPR - 800）を約 $2\text{ }\mu\text{m}$ 厚となるようにスピンドルコートした。その後、 80°C 、30 分間の前乾燥を行った後、マスク幅 $4\text{ }\mu\text{m}$ 、開口部 $15\text{ }\mu\text{m} \times 16\text{ }\mu\text{m}$ の格子状のマスクパターンを用いて、UV ($\lambda = 365\text{ nm}$) にて 16 秒間露光した。この時マスクパターンを、マスク部分が当該基板の ITO 膜パターンのライン間に対応するように配置した。その後、有機系現像液（ジブレー社製 MFC D - 26）を用いて現像し、流水洗浄を 3 分間行った後、 100°C 、10 分間の乾燥を行い、格子状であり一方の辺が ITO 膜パターンのライン間に対応したレジスト膜パターンを得た。続いて、低圧水銀ランプを用い、基板温度を 60°C に保ち、波長 254 nm におけるエネルギー光量が 12 J/cm^2 となる UV 強度にて UV アッシング処理を行なって、レジスト膜のない部分のポリイミドを除去した。次いで、剥離液（ナガセ産業社製 レジストストリップ N - 320）を用いレジスト膜パターンを剥離した後、流水洗浄し基板を乾燥させた。こうして、基板上に、一辺が ITO 膜のライン間に対応した格子状のポリイミド膜が 50 nm 存在する部分（幅 $4\text{ }\mu\text{m}$ ）と、ITO 膜のラインに対応してまったく存在しない部分（幅 $16\text{ }\mu\text{m}$ ）からなるポリイミド膜パターンを得た。
- 20 【0328】 続いて、一対の基板の夫々のポリイミド膜パターンに対して、実施例 1 のセル 1 - A の場合と同様の方法及び条件により一軸配向処理としてラビング処理を施した。ラビング処理の方向は、一方の基板では ITO 膜パターンのストライプ方向、他方の基板では ITO 膜のストライプに対し垂直方向に設定した。
- 30 【0329】 一方の基板上にスペーサーとして、平均粒径 $2.0\text{ }\mu\text{m}$ のシリカビーズを散布し、他方の基板を、格子状のポリイミド膜パターンのライン部が完全に対向し、ポリイミド膜におけるラビング方向が同一になるように、位置合わせを行い貼り合わせ、図 9 に示すような断面構造のセル（空セル）を作製した。
- 40 【0330】 このように作製されたセルの実駆動領域（両基板の電極が交差する部分）における絶縁膜（シリカ層）の合計膜厚は 6 nm であった。
- 50 【0331】 セル 4 - G
- ここでは、図 9 に示す断面構造のセル（空セル）を作製した。

【0332】透明電極としてストライブパターンのITO膜（膜厚約70nm、1ラインの幅16μm、隣接ライン間の間隔4μm）が形成された形成した1.1mm厚の一対のガラス基板を用意した。

【0333】これらガラス基板の両方に、ソルゲルタイプのシリカのエタノール溶液をスピンドルコート法により塗布し、その後、80°C 5分間の前乾燥を行った後、200°C 1時間加熱乾燥を施し、膜厚は3nmのシリカ層を得た。

【0334】続いて、一方の基板では、該シリカ層上に、セル4-Bで用いたものと同様のポリイミド（前駆体）をスピンドルコート法により塗布し、その後、80°C、5分間の前乾燥を行った後、300°Cで1時間加熱焼成を施し膜厚50nmのポリイミド被膜を得た。また、他方の基板では、該シリカ層上に、実施例1のセル1-Aで用いたものと同様のポリイミド（前駆体）をスピンドルコート法により塗布し、その後、80°C、5分間の前乾燥を行った後、200°Cで1時間加熱焼成を施し膜厚50nmのポリイミド被膜を得た。

【0335】次いで、両基板のポリイミド膜上に、ポジレジスト（東京応化OFP R-800）を約2μm厚となるようにスピンドルコートした。その後、80°C、30分間の前乾燥を行った後、マスク幅4μm、開口部16μm×16μmの格子状のマスクパターンを用いて、UV（λ=365nm）にて16秒間露光した。この時マスクパターンを、マスク部分が当該基板のITO膜パターンのライン間にに対応するように配置した。その後、有機系現像液（ジブレー社製MFC D-26）を用いて現像し、流水洗浄を3分間行った後、100°C、10分間の乾燥を行い、格子状であり一方の辺がITO膜パターンのライン間にに対応したレジスト膜パターンを得た。続いて、低圧水銀ランプを用い、基板温度を60°Cに保ち、波長254nmにおけるエネルギー光量がセル4-Bで用いたポリイミドについては12J/cm²、セル1-Aで用いたポリイミドについては10J/cm²となるUV強度にてUVアッシング処理を行って、レジスト膜のない部分のポリイミドを除去した。次いで、剥離液（ナガセ産業社製 レジストストリップN-320）を用いレジスト膜パターンを剥離した後、流水洗浄し基板を乾燥させた。こうして、基板上に、一辺がITO膜のライン間にに対応した格子状のポリイミド膜が50nm存在する部分（幅4μm）と、ITO膜のラインに対応してまったく存在しない部分（幅16μm）からなるポリイミド膜パターンを得た。

【0336】続いて、一対の基板の夫々のポリイミド膜パターンに対して、実施例1のセル1-Aの場合と同様の方法及び条件により一軸配向処理としてラビング処理を施した。ラビング処理の方向は、一方の基板ではITO膜パターンのストライブ方向、他方の基板ではITO膜のストライブに対し垂直方向に設定した。

【0337】一方の基板上にスペーサーとして、平均粒径2.0μmのシリカビーズを散布し、他方の基板を、格子状のポリイミド膜パターンのライン部が完全に対向し、ポリイミド膜におけるラビング方向が同一になるよう、位置合わせを行ない貼り合わせ、図9に示すような断面構造のセル（空セル）を作製した。

【0338】このように作製されたセルの実駆動領域（両基板の電極が交差する部分）における絶縁膜（シリカ層）の合計膜厚は6nmであった。

10 【0339】尚、セル4-B～4-D、4-F～4-Gのサイズは2.5cm×3.5cmとした。

【0340】上述したプロセスで作製した4-B、4-D、4-F、4-G、更に実施例1のセル1-A、1-Fに液晶組成物LC-1を等方相の温度にて注入し、液晶をカイラスメクチック液晶相を示す温度まで冷却し、双安定性を示すカイラスメクチック液晶素子サンプル4-B～4-D、4-F、4-G、1-A、1-Fを作製した。この冷却の過程を偏光顕微鏡内で観察したところ、セル4-C、4-D、4-F、4-Gでは、スマートメクチックA相への転移温度付近から図3に示すようなバトネの発生、成長による配向状態の形成過程が観察された。

【0341】尚、各セルの液晶と接する面を構成するシリカ、ポリイミドの表面の表面電位について、特開平8-262447に記載の方法により測定した。具体的には、表面電位計（振動容量型表面電位型320B型・トレック社製）を用い、上記セルと同様の条件で形成及びラビング処理がされた膜試料について、1.0×10-1～1.0×10-3torrの減圧下、温度80～100°C、1.5分～2時間の条件で処理したものについて測定した。

【0342】夫々の膜の表面電位の測定結果は以下の通りである。

【0343】・ポリシロキサン膜…-80mV（ラビング処理の有無に拘らず同様の値）
・セル1-Aで用いたポリイミド膜…-100mV
・セル4-Bで用いたポリイミド膜…-210mV

【0344】これらサンプルに対して、下記項目に関して評価を行った。

40 【0345】1) 配向均一性の評価

液晶素子に電圧を印加して、カイラスメクチック液晶を一方の状態にスイッチングさせ、クロスニコル下で偏光顕微鏡による目視観察によって、配向均一性の評価を行った。サンプル1-Fを除いて全面均一な配向状態が得られた。

【0346】2) 徐冷後の分子位置の評価

偏向顕微鏡による目視観察によって、SMA相からSMC相へと徐冷した直後の分子位置の評価を行った。このときクロスニコル下での偏光顕微鏡観測時に層法線方向（ラビング処理）から反時計周りに傾いた分子位置を

第一の安定状態 (S1)、時計周りに傾いた分子位置を * (観察者側) に配置した。結果を下記表9に示す。
 第二の安定状態 (S2) と定義した。尚、セルC及びD
 では、ポリイミド膜パターンが設けられた基板を上側 * 【表9】

表9

| サンプル | 液晶分子位置 |
|---------|---|
| サンプル1-A | 全体的にS1とS2とが半々の割合で存在 |
| サンプル4-B | 全面がS1状態 |
| サンプル4-C | 全体的にS1とS2とが半々の割合で存在 |
| サンプル4-D | ポリイミド膜が存在している部分は全てS1状態。 他の部分はS1とS2とが半々の割合で存在 |
| サンプル4-F | 全体的にS1とS2とが半々の割合で存在 |
| サンプル4-G | ポリイミド膜が存在している部分は全てS1状態。 他の部分はS1とS2とが半々の割合で存在 |

【0348】3) M2マージン (M2) の測定
 M2マージンの測定方法を説明する。まず、クロスニコルに配置された偏光板間セルを設置し、図13に示す駆動波形 ($V_{op} = 20V$ 、 $1/3$ 、3バイアス、 $1/1000$ デューティー) を用いて、M2マージンの測定を行った。印加パルス波形の長さ Δt を変化させながら暗状態(黒表示)と明状態(白表示)をそれぞれ書き込み、明、暗それぞれの状態を書込める印加パルス波形の長さ Δt の範囲が図15の様になった場合において、駆動マージンパラメータを $M2 = (\Delta t_4 - \Delta t_1) / (\Delta t_4 \times 4 + \Delta t_1)$ とし、上記サンプル1-A、4-B~4-D、4-F、4-Gについて温度を数点振ってM2マージンを評価した。

【0349】結果を下記表10に示す。

【0350】素子4-C、4-Dについては格子状のポリイミド膜が配置されていない領域のM2マージンとした。また素子1-Fは全面ランダム配向であったため駆動マージンは測定不能であった。

【0351】

【表10】

表10

| サンプルNo. | 40°C | 25°C | 10°C 0°C |
|---------|------|------|----------|
| サンプル1-A | 0.23 | 0.16 | 0.00 |
| サンプル4-B | - | - | - |
| サンプル4-C | 0.23 | 0.22 | 0.20 |
| サンプル4-D | 0.22 | 0.22 | 0.18 |
| サンプル4-F | 0.24 | 0.21 | 0.20 |
| サンプル4-G | 0.23 | 0.21 | 0.20 |

【0352】この結果から、素子サンプル4-Bについては全面が双安定性が崩れており、一方の状態(クロスニコル下において遮光される側の状態)のみが安定化された単安定状態となっていたため駆動マージンを測定することができなかった。素子サンプル1-Aについては、室温以上におけるM2マージンは大きいものの、低温側での駆動マージンが著しく悪くなっていることがわかる。これは低温側での反電場の影響によるものと予測される。一方、サンプル4-C、4-D、4-F、4-Gは有効スイッチング領域(電極が互いに交差する実駆動領域)にはポリイミド膜が存在しないため配向制御層

の電気容量が大きく、低温側でのマージンの減少量が小さくなっている。

【0353】4) コントラスト (C/R) の測定
 コントラストの測定方法を説明する。まず、クロスニコルに配置された偏光板間に液晶が注入されたセルを配置し、図14に示す駆動波形 ($V_{op} = 20V$ 、 $1/3$ 、3バイアス、 $1/1000$ デューティー) を用いて、 30°C におけるコントラストの測定を行った。このとき印加パルス波形の長さ Δt を変化させながら暗状態と明状態をそれぞれ書き込み、明、暗それぞれの状態を書込める印加パルス波形の長さ Δt の範囲が図15の様になった

場合、その書き込み可能最小のパルス幅 (Δt_1) において明暗それについてフォトマルによる透過光量の測定を行い、それらの比をとってコントラストとした。なお、偏光板に対するセルの設置角度は電界無印加時に実駆動領域において暗状態が最暗となる位置にあわせた。また、透過光量の測定範囲は約 $100 \mu\text{m} \times 100 \mu\text{m}$ とし、画素間部分（電極が互いに交差する実駆動領域間の部分）の透過光量も含むようにした。

【0354】結果を下記表11に示す。

【0355】

【表11】

表11

| 素子サンプルNo. | 30°CでのC/R |
|-----------|-----------|
| サンプル1-A | 20 |
| サンプル4-B | 測定不能 |
| サンプル4-C | 40 |
| サンプル4-D | 120 |
| サンプル4-F | 48 |
| サンプル4-G | 110 |

【0356】素子サンプル1-A、4-C、4-Fについては実駆動領域間（画素間）部分がほぼ双安定性であることから白ドメイン及び黒ドメインが目視上ほぼ同じ面積比で振り分けられており、白ドメイン部分は実駆動領域間に存在しているため外部からの電界にも応答せず光漏れが生じている。その結果コントラストが非常に小さくなってしまっている。

【0357】一方、素子サンプル4-D、4-Gは実駆動領域間（画素間）部分の上下基板の表面電位の差が大きく釣り合っていない。そのため画素間の分子位置は一方向に揃っており、この分子位置がクロスニコル下において遮光状態となるようセルを設置することにより、画素間部分からの光漏れのない、コントラストが十分取れた素子サンプルを得ることができた。

【0358】このように、基板に一軸配向規制力を有する配向制御層が存在する部分及び該配向層が存在しない部分とを混在させ、該配向制御層の部分に接する液晶領域から配向状態を形成して均一な配向性を得て、更に液晶の実駆動領域においてかかる一軸配向規制力を有する配向制御層を存在させないことにより、良好な駆動マージン特性を実現することができる事が証明された。更に、実駆動領域間（画素間）部分を常時暗状態に安定化させることにより、素自然体での表示におけるコントラストが向上する。

【0359】（実施例5）実施例5に使用する4種類の空セルを以下の如く作製した。

【0360】セル5-H

透明電極としてストライブパターンのITO膜（膜厚約 70 nm 、1ラインの幅 $45 \mu\text{m}$ 、間隔 $5 \mu\text{m}$ ）が形成

された形成した 1.1 mm 厚の一対のガラス基板を用意し、ポリイミド膜を、1ラインの幅 $5 \mu\text{m}$ 、開口部の大きさが $45 \mu\text{m} \times 45 \mu\text{m}$ であり、一方向のラインを上記ITO膜のライン間に対応させた格子状パターンで形成することを除いて、セル4-Cの場合と同様の方法及び条件で、両基板の電極がマトリックス構造を形成する図7に示す断面構造の空セルを作製した（ポリイミド膜の材料、厚みはセル4-Cと同様）。

【0361】セル5-I

10 透明電極としてストライブパターンのITO膜（膜厚約 70 nm 、1ラインの幅 $45 \mu\text{m}$ 、間隔 $5 \mu\text{m}$ ）が形成された形成した 1.1 mm 厚の一対のガラス基板を用意し、ポリイミド膜を1ラインの幅 $5 \mu\text{m}$ 、開口部の大きさが $45 \mu\text{m} \times 45 \mu\text{m}$ であり、一方向のラインを上記ITO膜のライン間に対応させた格子状パターンで形成することを除いて、セル4-Dの場合と同様の方法及び条件で、両基板の電極がマトリックス構造を形成する図7に示す断面構造の空セルを作製した（ポリイミド膜の材料、厚みはセル4-Dと同様）。

【0362】セル5-J

20 ポリイミド膜を、1ラインの幅 $5 \mu\text{m}$ 、開口部の大きさが $20 \mu\text{m} \times 20 \mu\text{m}$ であり、一方向のラインのうち1本おきに上記ITO膜のライン間に対応させた格子状パターンで形成することを除いて、セル5-Hの場合と同様の方法及び条件で、両基板の電極がマトリックス構造を形成する図7に示す断面構造の空セルを作製した（ポリイミド膜の材料、厚みはセル5-Hと同様）。当該セルでは、一対の電極が互いに交差した領域内においても、ポリイミド膜のストライブのラインが設けられていことになる。

【0363】セル5-K

30 ポリイミド膜を、1ラインの幅 $5 \mu\text{m}$ 、開口部の大きさが $20 \mu\text{m} \times 20 \mu\text{m}$ であり、一方向のラインのうち1本おきに上記ITO膜のライン間に対応させた格子状パターンで形成することを除いて、セル5-Iの場合と同様の方法及び条件で、両基板の電極がマトリックス構造を形成する図7に示す断面構造の空セルを作製した（ポリイミド膜の材料、厚みはセルIと同様）。当該セルでは、一対の電極が互いに交差した領域内においても、ポリイミド膜のストライブのラインが設けられていことになる。

40 【0364】上述したプロセスで作製した各セル5-H～5-Kに液晶組成物LC-1を等方相の温度にて注入し、液晶をカイラルスマクチャック液晶相を示す温度まで冷却し、双安定性を示すカイラルスマクチャック液晶素子サンプル5-H～5-Kを作製した。この冷却の過程を偏光顕微鏡内で観察したところ、セル5-H～5-Kでは、スマクチャックA相への転移温度付近から図3に示すようなバトネの発生、成長による配向状態の形成過程が観察された。

【0365】これらサンプルに対して、下記項目に関して評価を行った。

【0366】1) 配向均一性の評価

実施例4の場合と同様に素子内の液晶の配向均一性を観*

*察した。結果を下記表12に示す。

【0367】

【表12】

表12

| 素子サンプルNo. | 配向性 |
|-----------|----------------------------------|
| 5-H | 各画素（電極が交差する領域）の中央部分にフォーカルコニックが発生 |
| 5-I | 各画素（電極が交差する領域）の中央部分にフォーカルコニックが発生 |
| 5-J | 均一配向 |
| 5-K | 均一配向 |

【0368】素子サンプル5-H及び5-Iについてはポリイミド膜のライン間の距離が相対的に大きく、一軸配向規制力を実質的に持たない領域が大きすぎるため、ポリイミド膜からの距離が離れた画素の中央部分に配向の乱れた部分が発生してしまっている。

【0369】2) コントラスト(C/R)の測定

素子サンプル5-J及び5-Kについて実施例1と同様の方法にてコントラストの測定を行った。

【0370】以上の結果を下記表13に示す。

【0371】

【表13】

表13

| 素子サンプルNo. | 30°CでのC/R |
|-----------|-----------|
| 5-J | 45 |
| 5-K | 115 |

【0372】素子サンプル5-Kは5-Jに比較して実験領域間（画素間）部分の上下基板の表面電位の差が大きく釣り合っていない。そのため画素間の分子位置は一方向に揃っており、この分子位置がクロスニコル下において遮光状態となるようセルを設置することにより、画素間部分からの光漏れのない、コントラストが十分取れた素子サンプルを得ることができた。

【0373】（実施例6）本実施例で使用するセル（単純マトリクスタイプのセル）を以下の如く作製した。

【0374】セル6-C

ここでは、概略図17に示す断面構造のセル（空セル）を作製した。

【0375】透明電極としてストライプパターンのITO膜（膜厚約70nm、1ラインの幅16μm、隣接ライン間の間隔4μm）が形成された形成した1.1mm厚の一対のガラス基板を用意した。

【0376】このガラス基板の一方に、ソルゲルタイプ

のシリカのエタノール溶液をスピンドル法により塗布し、その後、80°C 5分間の前乾燥を行った後、200°C 1時間加熱乾燥を施し、膜厚は3nmのシリカ層を得た。該シリカ層上に、実施例1のセル1-Aで用いたものと同様のポリイミド（前駆体）をスピンドル法により塗布し、その後、80°C、5分間の前乾燥を行った後、200°Cで1時間加熱焼成を施し膜厚50nmのポリイミド被膜を得た。

【0377】次いで、上記ポリイミド膜上に、ポジレジスト（東京応化OFP-R-800）を約2μm厚となるようスピンドル法した。その後、80°C、30分間の前乾燥を行った後、マスク幅4μm、間隔16μmのストライプ状のマスクパターンを用いて、UV（λ=365nm）にて16秒間露光した。この時マスクパターンを、マスク部分が当該基板のITO膜パターンのライン間に対応するように配置した。その後、有機系現像液

（ジブレー社製MFC-D-26）を用いて現像し、流水洗浄を3分間行った後、100°C、10分間の乾燥を行い、ITO膜パターンのライン間に対応したレジスト膜パターンを得た。続いて、低温水銀ランプを用い、基板温度を60°Cに保ち、波長254nmにおける光エネルギー量が6J/cm²となるUV強度にてUVアッティング処理を行なって、レジスト膜のない部分のポリイミドを除去した。次いで、剥離液（ナガセ産業社製 レジストストリップN-320）を用いレジスト膜パターンを剥離した後、流水洗浄し基板を乾燥させた。こうして、基板上に、ITO膜のライン間に対応してストライプ状のポリイミド膜が50nm存在する部分（幅4μm図17の層15aに対応する部分）と、ITO膜のラインに対応して膜厚約2nmで存在する部分（幅16μm図17の層17aに対応する部分）からなるポリイミド膜パターンを得た。

【0378】続いて、当該基板上のポリイミド膜パターンに対して、実施例1のセル1-Aの場合と同様の方法

及び条件により一軸配向処理としてラビング処理を施した。ラビング処理の方向は、ポリイミド膜のストライブ方向と垂直な方向に設定した。

【0379】他方のガラス基板に、ソルゲルタイプのシリカのエタノール溶液をスピンドル法により塗布した。その後、80°C 5分間の前乾燥を行った後、200°C 1時間加熱乾燥を施し、膜厚3 nmのシリカ層を得た。

【0380】続いて一方の基板（ポリイミドを塗布した側の基板）上にスペーサーとして、平均粒径2.0 μmのシリカビーズを散布し、他方の基板を、各基板の電極が直交しマトリックス電極配置（図11に示すような配置）となるように重ね合わせ、概略図17に示すような断面構造のセル（空セル）を作製した。

【0381】このように作製されたセルの実駆動領域（両基板の電極が交差する部分）における絶縁膜（ポリイミド層及びシリカ層）の合計膜厚は8 nmであった。

【0382】セル6-D

ここでは、概略図18に示す断面構造のセル（空セル）を作製した。

【0383】透明電極としてストライブパターンのITO膜（膜厚約70 nm、1ラインの幅16 μm、隣接ライン間の間隔4 μm）が形成された形成した1.1 mm厚の一対のガラス基板を用意した。

【0384】このガラス基板の一方に、ソルゲルタイプのシリカのエタノール溶液をスピンドル法により塗布し、その後、80°C 5分間の前乾燥を行った後、200°C 1時間加熱乾燥を施し、膜厚は3 nmのシリカ層を得た。該シリカ層上に、実施例1のセル1-Aで用いたものと同様のポリイミド（前駆体）をスピンドル法により塗布し、その後、80°C、5分間の前乾燥を行った後、200°Cで1時間加熱焼成を施し膜厚50 nmのポリイミド被膜を得た。

【0385】次いで、上記ポリイミド膜上に、ポジレジスト（東京応化OFP-R-800）を約2 μm厚となるようスピンドル法により塗布した。その後、80°C、30分間の前乾燥を行った後、マスク幅4 μm、間隔16 μmのストライブ状のマスクパターンを用いて、UV ($\lambda = 365$ nm)にて16秒間露光した。この時マスクパターンを、マスク部分が当該基板のITO膜パターンのライン間にに対応するように配置した。その後、有機系現像液（ジブレー社製MFC-D-26）を用いて現像し、流水洗浄を3分間行った後、100°C、10分間の乾燥を行い、ITO膜パターンのライン間にに対応したレジスト膜パターンを得た。続いて、低温水銀ランプを用い、基板温度を60°Cに保ち、波長254 nmにおける光エネルギー量が10 J/cm²となるUV強度にてUVアッシング処理を行って、レジスト膜のない部分のポリイミドを除去した。次いで、剥離液（ナガセ産業社製 レジストトリップN-320）を用いレジスト膜パターンを

剥離した後、流水洗浄し基板を乾燥させた。この時点で、基板上に、ITO膜のライン間にに対応してストライブ状のポリイミド膜が50 nm存在する部分（幅4 μm）と、ITO膜のライン間にに対応してポリイミド膜が全く存在しない部分（幅16 μm）からなるポリイミド膜パターンを得た。

【0386】続いて、このポリイミド膜パターン上に更に同様のポリイミド（前駆体）をスピンドル法により塗布し、80°C、5分間の前乾燥を行った後、200°Cで1時間加熱焼成を施し膜厚2 nmのポリイミド被膜を得た。即ち、基板上に、おいてITO膜のライン間にに対応してストライブ状のポリイミド膜が52 nm存在する部分（幅4 μm、図18の層18-a、19-aの横層部に対応）と、ITO膜のライン間にに対応してポリイミド膜が薄い厚み約2 nmで存在する部分（幅16 μm、図18の層18-a間の層19-aに対応する部分）からなるポリイミド膜パターンを得た。

【0387】次に、当該基板上のポリイミド膜パターンに対して、実施例1のセル1-Aの場合と同様の方法及び条件により一軸配向処理としてラビング処理を施した。ラビング処理の方向は、ポリイミド膜のストライブ方向と垂直な方向に設定した。

【0388】他方のガラス基板に、ソルゲルタイプのシリカのエタノール溶液をスピンドル法により塗布した。その後、80°C 5分間の前乾燥を行った後、200°C 1時間加熱乾燥を施し、膜厚3 nmのシリカ層を得た。

【0389】続いて一方の基板（ポリイミドを塗布した側の基板）上にスペーサーとして、平均粒径2.0 μmのシリカビーズを散布し、他方の基板を、各基板の電極が直交しマトリックス電極配置（図11に示すような配置）となるように重ね合わせ、概略図18に示すような断面構造のセル（空セル）を作製した。

【0390】このように作製されたセルの実駆動領域（両基板の電極が交差する部分）における絶縁膜（ポリイミド層及びシリカ層）の合計膜厚は8 nmであった。

【0391】尚、セル6-C、6-Dのサイズは2.5 cm × 3.5 cmとした（ポリイミド膜のラインと一致するITO膜のストライブ方向での辺を2.5 cmとする）。

【0392】上記に示したプロセスで作製した各セル6-C、6-D、更に実施例1のセル1-A及び1-Bに液晶組成物LC-1を等方相の温度にて注入し、液晶をカイラスメクチック液晶相を示す温度まで冷却し、双安定性を示すカイラスメクチック液晶素子サンプル6-C、6-D、1-A、1-Bを作った。この冷却の過程を偏光顕微鏡内で観察したところ、サンプル6-C、6-Dでは、スマートチックA相への転移温度付近から図3に示すようなバトネの発生、成長による配向状態の形成過程が観察された。

【0393】本実施例で用いた、液晶組成物LC-1の
温度特性を下記表14に示す。

* 【表14】

表14

| 温度(°C) | 40 | 25 | 10 |
|--------------------------|----------------------|----------------------|----------------------|
| 自発分極 [C/m ²] | 1.1×10^{-4} | 3.6×10^{-4} | 4.6×10^{-4} |
| V _{th1} [V] | 1.0×10^{-1} | 2.4×10^{-1} | 2.0×10^{-1} |
| V _{th2} [V] | 2.0×10^{-1} | 4.0×10^{-1} | 6.0×10^{-1} |
| d ₁ [nm] | 13.2 | 9.7 | 6.3 |
| d ₂ [nm] | 26.5 | 16.2 | 19.0 |

【0395】V_{th1} 及びV_{th2} は温度勾配法にて配向させたセル厚2 μmの一対のITO基板を対向したセルにおいて測定した値を用い、d₁、d₂ は下式により求めた。

$$(A1\text{式}) d_1 = V_{th1} \times \varepsilon / 2Ps$$

$$(A2\text{式}) d_2 = V_{th2} \times \varepsilon / 2Ps$$

なお比誘電率を3.3とし真空の誘電率ε₀=8.85 × 10⁻¹²としてεを計算した。なお、d₁、d₂ はセルにおける上下両基板の絶縁膜の合計膜厚に対応する。

【0396】なお、本測定に用いたパルス幅は以下のように決定した。実施例中のM2マージン測定時において選択時における駆動電圧が2.0Vであることから、2.0Vにおける閾値パルス幅の温度特性を測定したところ、1.6 μsec (40°C)、2.7 μsec (25°C)、1.00 μsec (10°C)

したがって、実施例中のM2マージン測定時において1/1000デューティーの単純マトリクス波形を用いることから、上表の1000倍のパルス幅の矩形波を用いてV_{th1} 及びV_{th2} を測定した。すなわち、1フレーム中に一部反転するような電圧値としてV_{th1}、1フレーム中に全部反転するような電圧値としてV_{th2} を測定した。

※

表15

| 素子サンプルNo. | 配向状態 |
|-----------|-------------------|
| 1-A | 全面均一配向 |
| 1-B | 視野内の約半分がフォーカルコニック |
| 6-C | 全面均一配向 |
| 6-D | 全面均一配向 |

【0402】2) イオン量の経時変化

セル内に存在するイオン量の測定を行った。測定はイオン密度測定システムMTR-1 (東陽テクニカ社製) を用い、室温下でのイオン量の測定を、(1) 初期…液晶注入直後、(2) 経時後…液晶注入後から室温にて30日間放置後、において測定しセル中のイオン量の経時変化を測定した。結果は全ての素子サンプルで初期、経時後共に2.0 [nC/cm²] となり、いずれも初期のイオン量と経時後のイオン量と変化することはない。

た。

【0403】次いで、比較例として、上下基板ともITO (及びガラス基板) がむき出しになった基板を用いてセルを作製し、同様の液晶材料の注入を行ったサンプルについて同様の評価を行ったところ、初期のイオン量は2.0 [nC/cm²] であり、経時後のイオン量は1.0.0 [nC/cm²] となった。当該サンプルでは、放置することによってイオン量が大きく増加していることがわかる。これはITOまたはガラス基板からの不純

物のしみ出しが原因しているものと考えられる。

【0404】これらの結果から、サンプル1-A、1-B、6-C、6-Dのように実駆動領域を含む基板上が、少なくとも絶縁性の層により被覆されていることによって基板からのイオンのしみ出しに起因するセル中イオン量の経時的な増加を抑えることができることがわかる。

【0405】3) M2マージン(M2)の測定

M2マージンの測定方法を説明する。まず、クロスニコルに配置された偏光板間にセルを設置し、図14に示す駆動波形($V_{op} = 20V$ 、 $1/3$ 、3バイアス、 $1/1000$ デューティー)を用いて、M2マージンの測定を行った。印加パルス波形の長さ Δt を変化させながら*

* 暗状態と明状態をそれぞれ書き込み、明、暗それぞれの状態を書込む印加パルス波形の長さ Δt の範囲が図15の様になった場合、 $M2 = (\Delta t_2 - \Delta t_1) / (\Delta t_2 + \Delta t_1)$ である。

【0406】上記素子1-A、1-B、6-C、6-Dについて温度を数点振ってM2マージンの測定を行った。

【0407】以上の結果を下記表16に示す。

10 【0408】なお、素子1-B及び6-Cについては正常にスイッチングする領域のみのM2マージンを評価した。

【0409】

【表16】

表16

| 素子No. | 40°C | 25°C | 10°C |
|---------|------|------|------|
| サンプル1-A | 0.23 | 0.16 | 0.00 |
| サンプル1-B | 0.15 | 0.14 | 0.10 |
| サンプル6-C | 0.23 | 0.21 | 0.15 |
| サンプル6-D | 0.23 | 0.21 | 0.15 |

【0410】この結果から、サンプル1-Aについては、室温以上におけるM2マージンは大きいものの、低温側での駆動マージンが著しく悪くなっていることがわかる。これは低温側での反電場の影響によるものと予測される。一方、配向性の悪い素子サンプル1-Bに関しては、全体としてM2マージンの値は小さいものの、素子サンプル1-Bは素子Aと比較して配向膜厚が薄く配向制御層の電気容量が大きいため、低温側でのマージンの減少量が小さくなっている。一方、素子サンプル6-C、サンプル6-Dは有効スイッチング領域の配向膜厚が薄いため配向制御層の電気容量が大きく、低温側でのマージンの減少量が小さくなっている。また配向膜厚が薄いため反電場の影響が少なく、低温側でのM2マージンの減少量が小さくなっている。

【0411】以上の結果より、配向規制力の非常に強い領域及び配向規制力は弱いものの配向膜厚を非常に薄くすることによって反電場の影響を減少させた領域とを混在させることによって、均一な構成と良好な駆動マージン特性を両立させることが出来ることがわかった。

【0412】(実施例7) 本実施例で使用するセル(単純マトリクスタイプのセル)を以下の如く作製した。

【0413】セル7-D

ここでは、概略図17に示す断面構造のセル(空セル)を作製した。

【0414】透明電極としてストライプパターンのITO膜(膜厚約70nm、1ラインの幅16μm、隣接ライン間の間隔4μm)が形成された形成した1.1mm厚の一対のガラス基板を用意した。

【0415】このガラス基板の一方に、ゾルゲルタイプのシリカの母材中にアンチモンドープのSnO_xの超微

粒(粒径10.0Å)を重量比で50%添加し分散した固形分10重量%のエタノール溶液をスピンドル法により塗布し、その後、80°C 5分間の前乾燥を行った後、200°C 1時間加熱乾燥を施し、膜厚は200nmの微粒子分散層を得た。該微粒子分散層上に、実施例1のセル1-Aで用いたものと同様のポリイミド(前駆体)をスピンドル法により塗布し、その後、80°C、5分間の前乾燥を行った後、200°Cで1時間加熱焼成を施し膜厚50nmのポリイミド被膜を得た。

30 【0416】次いで、上記ポリイミド膜上に、ポジレジスト(東京応化 OFPR-800)を約2μm厚となるようスピンドル法により塗布した。その後、80°C、30分間の前乾燥を行った後、マスク幅4μm、間隔16μmのストライプ状のマスクバターンを用いて、UV(λ=365nm)にて16秒間露光した。この時マスクバターンを、マスク部分が当該基板のITO膜バターンのライン間に対応するように配置した。その後、有機系現像液(ジブレー社製 MFCD-26)を用いて現像し、流水洗浄を3分間行った後、100°C、10分間の乾燥を行い、ITO膜バターンのライン間に対応したレジスト膜バターンを得た。

40 続いて、低温水銀ランプを用い、基板温度を60°Cに保ち、波長254nmにおける光エネルギー量が6J/cm²となるUV強度にてUVアッティング処理を行って、レジスト膜のない部分のポリイミドを除去した。次いで、剥離液(ナガセ産業社製 レジストトリップN-320)を用いレジスト膜バターンを剥離した後、流水洗浄し基板を乾燥させた。こうして、基板上に、ITO膜のライン間に対応してストライプ状のポリイミド膜が50nm存在する部分(幅4μm、図17の層15aに相当)と、ITO膜のラインに対応し

て膜厚約2 nmで存在する部分（幅16 μm、図17の層17aに相当）からなるポリイミド膜パターンを得た。

【0417】統いて、当該基板上のポリイミド膜パターンに対して、実施例1のセル1-Aの場合と同様の方法及び条件により一軸配向処理としてラビング処理を施した。ラビング処理の方向は、ポリイミド膜のストライプ方向と垂直な方向に設定した。

【0418】他方のガラス基板に、ゾルゲルタイプのシリカの母材中にアンチモンドープのSnO_xの超微粒子（粒径100 Å）を重量比で50%添加して分散した固形濃度10重量%のエタノール溶液をスピンドルコート法により塗布し、膜厚200 nmの微粒子分散層を得た。

【0419】統いて一方の基板（ポリイミドを塗布した側の基板）上にスペーサーとして、平均粒径2.0 μmのシリカビーズを散布し、他方の基板を、各基板の電極が直交しマトリックス電極配置（図11に示すような配置）となるように重ね合わせ、概略図17に示すような断面構造のセル（空セル）を作製した。

【0420】尚、セル7-Dのサイズは2.5 cm × 3.5 cmとした（ポリイミド膜のラインと一致するITO膜のストライプ方向での辺を2.5 cmとする）。

【0421】本実施例で作製したセル7-Dの実駆動領域（両基板の電極の交差部）において、液晶に接する基板面となる各層の表面粗さについて、前述の実施例3と同様の方法、条件で測定を行った。一方の基板側の微粒子分散層上が薄い（厚み2 nm）のポリイミド層で被覆*

*された表面については、算術平均粗さRa = 3.53、自乗平均粗さRms = 4.21、表面粗度5:32であり、他方の基板の微粒子分散層の露出する表面の算術平均粗さRa 4.28 (nm)、自乗平均粗さRms = 5.38、表面粗度 = 6.911であった。

【0422】上記に示したプロセスで作製したセル7-D、更に実施例1のセル1-A及び1-B、実施例6のセル6-Cに液晶組成物LC-1を等方相の温度にて注入し、液晶をカイラスメクチック液晶相を示す温度まで冷却し、双安定性を示すカイラスメクチック液晶素子サンプル7-D、1-A、1-B、6-Cを作った。この冷却の過程を偏光顕微鏡内で観察したところ、サンプル7-A,Bでは、スメクチックA相への転移温度付近から図3に示すようなバドネの発生、成長による配向状態の形成過程が観察された。

【0423】これらサンプルに対して、1) 配向均一性の評価、2) M2マージン (M2) の測定、3) 表示焼き付きの評価を行った。

【0424】1) 配向均一性の評価

20 液晶素子にカイラスメクチック液晶相の状態で電圧を印加してカイラスメクチック液晶を一方の状態にスイッチングさせ、偏光顕微鏡により目視観測によって、配向均一性の評価を行った。結果を表17に示す（サンプル1-A、1-B、6-Cについては、実施例6と同様）。

【0425】

【表17】

表17

| 素子サンプルNo. | 配向状態 |
|-----------|-------------------|
| 1-A | 全面均一配向 |
| 1-B | 視野内の約半分がフォーカルコニック |
| 6-C | 全面均一配向 |
| 7-D | 全面均一配向 |

【0426】2) M2マージン (M2) の測定

M2マージンの測定方法を説明する。まず、クロスニコルに配置された偏光板間にセルを設置し、図14に示す駆動波形 ($V_{op} = 20V$ 、1/3.3バイアス、1/1000デューティー) を用いて、M2マージンの測定を行った。印加パルス波形の長さ Δt を変化させながら暗状態と明状態をそれぞれ書き込み、明、暗それぞれの状態を書き込める印加パルス波形の長さ Δt の範囲が図15の様になった場合、 $M2 = (\Delta t_2 - \Delta t_1) / (\Delta t_2 + \Delta t_1)$ である。

【0427】上記素子サンプル1-A、1-B、7-Dについて温度を数点振ってM2マージンの測定を行った（サンプル1-A、1-B、6-Cについては実施例6等と同様）。

【0428】以上の結果を下記表18に示す。

40 【0429】なお、素子1-Bについては正常にスイッチングする領域のみのM2マージンを評価した。

【0430】

【表18】

表18

| 素子No. | 40°C | 25°C | 10°C |
|---------|------|------|------|
| サンプル1-A | 0.23 | 0.16 | 0.00 |
| サンプル1-B | 0.15 | 0.14 | 0.10 |
| サンプル6-C | 0.23 | 0.21 | 0.15 |
| サンプル7-D | 0.23 | 0.21 | 0.15 |

【0431】この結果から、サンプル1-Aについては、室温以上におけるM2マージンは大きいものの、低温側での駆動マージンが著しく悪くなっていることがわかる。これは低温側での反電場の影響によるものと予測される。一方、配向性の悪い素子サンプル1-Bに関しては、全体としてM2マージンの値は小さいものの、素子サンプル1-Bは素子Aと比較して配向膜厚が薄く配向制御層の電気容量が大きいため、低温側でのマージンの減少量が小さくなっている。一方、素子サンプル7-Dは有効スイッチング領域の絶縁層厚が薄いため配向制御層の電気容量が大きく、低温側でのマージンの減少量が小さくなっている。

【0432】3) 表示焼き付きの評価

素子サンプル1-A、7-Dについて、図13に示す駆動波形を用いて、黒、白表示のストライプパターンを表示させ、30°Cにて1000時間連続して同一のパターンを表示させた後に、上記2)と同様の方法及び条件によりセル全体が白、黒書き分けられる駆動条件(M2マージン)の測定を行った(サンプル1-A、6-Cについては、実施例3での評価と同様)。この1000時間後のM2マージンの値と焼き付き実験前(同一パターン表示前)のM2マージンの値との比をとって、1000時間後のマージン保存率とした。尚、この保存率の測定温度は30°Cとした。結果を下記表19に示す。

【0433】

【表19】

表19

| 素子サンプル | 保存率 |
|---------|-----|
| サンプル1-A | 10% |
| サンプル1-B | 40% |
| サンプル6-C | 40% |
| サンプル7-D | 70% |

【0434】以上の結果より、マージン保存率は、実駆動領域でのポリイミドの膜厚が小さくなるに従って向上する傾向にあり、また導電性の付与された酸化物微粒子からなる層を含むサンプル7-Dについては、実駆動領域で液晶に接する面の微少な表面凹凸の効果により非常に高いマージン保持率を得ることができることが明らかである。

【0435】以上の結果より、配向規制力の非常に強い領域及び配向規制力は弱いものの配向膜厚を非常に薄くすることによって反電場の影響を減少させた領域とを混

在させることによって、均一な配構成と良好な駆動マージン特性を両立させることができることがわかった。

10 【0436】(実施例8)本実施例で使用するセル(単純マトリクスタイプのセル)を以下の如く作製した。

【0437】セル8-D

実施例4におけるセル4-Bの作製において、一方の基板のポリイミド膜の厚みを2nmとすることを除いて他の条件は同様にして、マトリクス電極構造を有するセル(空セル)を作製した。当該セルにおける実駆動領域(両基板の電極の交差する部分)における絶縁膜(シリカ層とポリイミド膜)の合計膜厚は8nmであった。

【0438】8-F

20 ここでは、概略図17に示す断面構造のセル(空セル)を作製した。

【0439】透明電極としてストライプパターンのITO膜(膜厚約70nm、1ラインの幅16μm、隣接ライン間の間隔4μm)が形成された後、1mm厚の一対のガラス基板を用意した。

【0440】このガラス基板の一方に、ゾルゲルタイプのシリカのエタノール溶液をスピンドル法により塗布し、その後、80°C5分間の前乾燥を行った後、200°C1時間加熱乾燥を施し、膜厚は3nmのシリカ層を得た。該シリカ層上に、実施例4のセル4-Bで用いたものと同様のポリイミド(前駆体)をスピンドル法により塗布し、その後、80°C、5分間の前乾燥を行った後、200°Cで1時間加熱焼成を施し膜厚50nmのポリイミド被膜を得た。

【0441】次いで、上記ポリイミド膜上に、ポジレジスト(東京応化 OFPR-800)を約2μm厚となるようスピンドルした。その後、80°C、30分間の前乾燥を行った後、マスク幅4μm、間隔16μmのストライプ状のマスクパターンを用いて、UV($\lambda = 365\text{ nm}$)にて16秒間露光した。この時マスクパターンを、マスク部分が当該基板のITO膜バーダーンのライン間にに対応するように配置した。その後、有機系現像液(ジブレー社製 MFC D-26)を用いて現像し、流水洗浄を3分間行った後、100°C、10分間の乾燥を行い、ITO膜バーダーンのライン間にに対応したレジスト膜パターンを得た。続いて、低温水銀ランプを用い、基板温度を60°Cに保ち、波長254nmにおける光エネルギー量が8J/cm²となるUV強度にてUVアシシング処理を行って、レジスト膜のない部分のポリイミドを除去した。次いで、剥離液(ナガセ産業社製 レジス

40 50

トストリップN-320)を用いレジスト膜パターンを剥離した後、流水洗浄し基板を乾燥させた。こうして、基板上に、ITO膜のライン間に対応してストライプ状のポリイミド膜が50nm存在する部分(幅4μm、図17の層15aに相当)と、ITO膜のラインに対応して膜厚約2nmで存在する部分(幅16μm、図17の層17aに相当)からなるポリイミド膜パターンを得た。

【0442】続いて、当該基板上のポリイミド膜パターンに対して、実施例1のセル1-Aの場合と同様の方法及び条件により一軸配向処理としてラビング処理を施した。ラビング処理の方向は、ポリイミド膜のストライプ方向と垂直な方向に設定した。

【0443】他方のガラス基板に、ゾルゲルタイプのシリカのエタノール溶液をスピンドルコート法により塗布し、膜厚3nmのシリカ層を得た。

【0444】このように作製されたセルにおける実駆動領域(両基板の電極の交差する部分)における絶縁膜(シリカ層とポリイミド膜)の合計膜厚は8nmであった。

【0445】続いて一方の基板(ポリイミドを塗布した側の基板)上にスペーサーとして、平均粒径2.0μmのシリカビーズを散布し、他方の基板を、各基板の電極が直交しマトリックス電極配置(図11に示すような配置)となるように重ね合わせ、概略図17に示すような断面構造のセル(空セル)を作製した。

【0446】尚、セル8-Fのサイズは2.5cm×3.5cmとした(ポリイミド膜のラインと一致するITO膜のストライプ方向での辺を2.5cmとする)。

【0447】セル8-G

透明電極としてストライプパターンのITO膜(膜厚約70nm、1ラインの幅16μm、隣接ライン間の間隔4μm)が形成された形成した1.1mm厚の一対のガラス基板を用意した。

【0448】このガラス基板の一方に、ゾルゲルタイプのシリカのエタノール溶液をスピンドルコート法により塗布し、その後、80°C5分間の前乾燥を行った後、200°C1時間加熱乾燥を施し、膜厚は3nmのシリカ層を得た。該シリカ層に、実施例4のセル4-Bで用いたものと同様のポリイミド(前駆体)をスピンドルコート法により塗布し、その後、80°C、5分間の前乾燥を行った後、300°Cで1時間加熱焼成を施し膜厚50nmのポリイミド被膜を得た。

【0449】次いで、上記ポリイミド膜上に、ポジレジスト(東京応化 OF PR-800)を約2μm厚となるようスピンドルコートした。その後、80°C、30分間の前乾燥を行った後、マスク幅4μm、間隔16μmのマスクパターンを用いて、UV(λ=365nm)にて16秒間露光した。その後、有機系現像液(ジブレー社製MFC-D-26)を用いて現像し、流水洗浄を3分間行った

後、100°C、10分間の乾燥を行い、ITO膜パターンのライン間に対応したストライプ状レジスト膜パターンを得た。続いて、低温水銀ランプを用い、基板温度を60°Cに保ち、波長254nmにおける光エネルギー量が12J/cm²となるUV強度にてUVアッシング処理を行って、レジスト膜のない部分のポリイミドを除去した。次いで、剥離液(ナガセ産業社製 レジストストリップN-320)を用いレジスト膜パターンを剥離した後、流水洗浄し基板を乾燥させた。こうして、基板上に、ITO膜のライン間に対応してストライプ状のポリイミド膜が50nm存在する部分と(幅4μm)、ITO膜のラインに対応した部分ではポリイミド膜が存在しない部分(幅16μm)からなるポリイミド膜パターンを得た。

【0450】続いて、当該基板上のポリイミド膜パターンに対して、実施例1のセル1-Aの場合と同様の方法及び条件により一軸配向処理としてラビング処理を施した。ラビング処理の方向は、ポリイミド膜のストライプ方向と垂直な方向に設定した。

【0451】他方のガラス基板には、ゾルゲルタイプのシリカのエタノール溶液をスピンドルコート法により塗布し、その後、80°C5分間の前乾燥を行った後、200°C1時間加熱乾燥を施し、膜厚は3nmのシリカ層を得た。該シリカ層に、実施例1のセル1-Aで用いたものと同様のポリイミド(前駆体)をスピンドルコート法により塗布し、その後、80°C、5分間の前乾燥を行った後、300°Cで1時間加熱焼成を施し膜厚50nmのポリイミド被膜を得た。

【0452】次いで、上記ポリイミド膜上に、ポジレジスト(東京応化 OF PR-800)を約2μm厚となるようスピンドルコートした。その後、80°C、30分間の前乾燥を行った後、マスク幅4μm、間隔16μmのマスクパターンを用いて、UV(λ=365nm)にて16秒間露光した。その後、有機系現像液(ジブレー社製

MFC-D-26)を用いて現像し、流水洗浄を3分間行った後、100°C、10分間の乾燥を行い、ITO膜パターンのライン間に対応したストライプ状のレジスト膜パターンを得た。続いて、低温水銀ランプを用い、基板温度を60°Cに保ち、波長254nmにおける光エネルギー量が6J/cm²となるUV強度にてUVアッシング処理を行って、レジスト膜のない部分のポリイミドを除去した。次いで、剥離液(ナガセ産業社製 レジストストリップN-320)を用いレジスト膜パターンを剥離した後、流水洗浄し基板を乾燥させた。こうして、基板上に、ITO膜のライン間に対応してストライプ状のポリイミド膜が50nm存在する部分(幅4μm)と、ITO膜のラインに対応して膜厚約2nmで存在する部分(幅16μm)からなるポリイミド膜パターンを得た。

【0453】続いて、当該基板上のポリイミド膜バター

ンに対して、実施例1のセル1-Aの場合と同様の方法及び条件により一軸配向処理としてラビング処理を施した。ラビング処理の方向は、ポリイミド膜のストライブ方向と平行な方向に設定した。

【0454】 続いて一方の基板上にスペーサーとして、平均粒径2.0 μmのシリカビーズを散布し、他方の基板を、各基板の電極が直交しマトリックス電極配置(図11に示すような配置)となるように重ね合わせ、実駆動領域でのポリイミド膜の存在を除いて概略図9に示すような断面構造のセル(空セル)を作製した。

【0455】 尚、セル8-Gのサイズは2.5 cm × 3.5 cmとした。

【0456】 上述したプロセスで作製した各セル8-D、8-F、8-G及び前述の実施例で作製した1-A、1-B、4-B、6-Cに液晶組成物LC-1を等方相の温度にて注入し、液晶をカイラルスマクチック液晶相を示す温度まで冷却し、双安定性を示すカイラルスマクチック液晶素子サンプルを作製した。この冷却の過程を偏光顕微鏡内で観察したところ、セル6-C、8-F、8-Gでは、スマクチックA相への転移温度付近から図3に示すようなバトネの発生、成長による配向状態の形成過程が観察された。

【0457】 尚、各セルの液晶と接する面を構成するボ*

* リシロキサン、ポリイミドの表面の表面電位については、実施例4で測定した結果を参照する方法により測定した。

【0458】 1) 配向均一性の評価

液晶素子に電圧を印加して、カイラルスマクチック液晶を一方の状態にスイッチングさせ、クロスニコル下で偏光顕微鏡による目視観測によって、配向均一性の評価を行った。サンプル1-B、8-Dでは視野内の約半分がフォーカルコニック状態であったが、他のサンプルでは全面均一であった全面均一な配向状態が得られた。

【0459】 2) 徐冷後の分子位置の評価

偏光顕微鏡による目視観測によって、SmA相からSmC相へと徐冷した直後の分子位置の評価を行った(セル1-A、4-B、8-C、8-F、8-Gについて)。このときクロスニコル下での偏光顕微鏡観測時に層法線方向(ラビング処理)から反時計周りに傾いた分子位置を第一の安定状態(S1)、時計周りに傾いた分子位置を第二の安定状態(S2)と定義した。尚、セル6-C及び8-Fでは、ポリイミド膜パターンが設けられた基板を上側(観察者側)に配置した。結果を下記表20に示す。

【0460】

【表20】

表20

| サンプル | 液晶分子位置 |
|-------|--|
| セル1-A | 全体的にS1とS2とが半々の割合で存在 |
| セル4-B | 全面がS1状態 |
| セル6-C | 全体的にS1とS2とが半々の割合で存在 |
| セル8-F | 全面がS1状態 |
| セル8-G | ポリイミド膜が存在している部分は全てS1状態。 他の部分は、S1とS2とが半々の割合で存在 |

【0461】 3) M2マージン(M2)の測定

M2マージンの測定方法を説明する。まず、クロスニコルに配置された偏光板間にセルを設置し、図13に示す駆動波形($V_{op} = 20V$ 、1/3.3バイアス、1/1000デューティー)を用いて、M2マージンの測定を行った。印加パルス波形の長さ Δt を変化させながら暗状態(黒表示)と明状態(白表示)をそれぞれ書き込み、明、暗それぞれの状態を書き込める印加パルス波形※

※の長さ Δt の範囲が図15の様になった場合において駆動マージンパラメータを $M2 = (\Delta t_4 - \Delta t_1) / (\Delta t_4 + \Delta t_1)$ として上記サンプルについて温度を点数振ってM2マージンを評価した。

40 【0462】 結果を下記表21に示す。

【0463】

【表21】

表21

| 素子Na | 40°C | 25°C | 10°C |
|---------|------|------|------|
| サンプル1-A | 0.23 | 0.16 | 0.00 |
| サンプル1-B | 0.15 | 0.14 | 0.10 |
| サンプル6-C | 0.23 | 0.21 | 0.15 |
| サンプル8-G | 0.23 | 0.21 | 0.15 |

【0464】この結果から、素子1-Aについては、室温以上におけるM2マージンは大きいものの、低温側での駆動マージンが著しく悪くなっていることがわかる。これは低温側での反電場の影響によるものと予測される。一方、配向性の悪い素子1-Bに関しては、全体としてM2マージンの値は小さいものの、素子1-Bは素子1-Aと比較して配向膜厚が薄く配向制御層の電気容量が大きいため、低温側でのマージンの減少量が小さくなっている。一方、素子6-C、8-Gは有効スイッチング領域の配向制御層の電気容量が大きく、低温側でのマージンの減少量が小さくなっている。また配向膜厚が薄いため反電場の影響が少なく、低温側でのM2マージンの減少量が小さくなっている。また、実駆動領域中に配向膜L P 6.4が存在している素子4-B、8-D、8-Fについては双安定性が崩れており（一方にのみ安定な单安定状態となっており）、十分スイッチングすることが出来なかった。

【0465】4) コントラスト(C/R)の測定
コントラストの測定方法を説明する。まず、クロスニコルに配置された偏光板間に液晶が注入されたセルを設置し、図14に示す駆動波形($V_{op} = 20V$ 、 $1/3.3$ バイアス、 $1/1000$ デューティー)を用いて、 30°C におけるコントラストの測定を行った。このとき印加パルス波形の長さ Δt を変化させながら暗状態と明状態をそれぞれ書き込み、明、暗それぞれの状態を書き込める印加パルス波形の長さ Δt の範囲が図15の様になった場合、その書き込み可能最小パルス幅(Δt_1)において明暗それぞれについてフォトマルによる透過光量の測定を行い、それらの比をとってコントラストとした。尚、偏光板に対するセルの設置角度は電界無印加時に実駆動領域において暗状態が最暗となる位置にあわせた。また、透過光量の測定範囲は約 $100\mu\text{m} \times$ 約 $100\mu\text{m}$ とし、画素間部分(電極が互いに交差する実駆動領域間の部分)の透過光量も含むようにした。

【0466】配向性の関係でサンプル1-A、6-C、8-Gについてコントラストの測定が可能であった。結果を下記表21に示す。

【0467】

【表22】

表22

| 素子No. | 30°C でのC/R |
|-------|----------------------------|
| 素子1-A | 20 |
| 素子6-C | 8 |
| 素子8-G | 60 |

【0468】素子1-A、6-Cについては画素間部分がほぼ双安定性であることから白ドメイン及び黒ドメインがほぼ同じ面積比で振り分けられており、白ドメイン部分は画素間に存在しているため外部からの電界にも応答せず光漏れが生じている。その結果コントラストが非

常に小さくなってしまっている。一方、素子8-Gは画素間部分の上下基板の表面電位が釣り合っていないため画素間部分のみが非対称となっている。そのため画素間の分子位置は一方向に揃っており、この分子位置がクロスニコル下において遮光状態となるようセルを設置したため、画素間部分からの光漏れのない、コントラストが十分取れた素子を得ることができる。

【0469】

【発明の効果】以上、詳述したように、本発明によれば配向均一性及び駆動特性が共に向上した液晶素子、特にカイラスメクチック液晶を用いた液晶素子であって、スマチック液晶相の配向性が均一であり、駆動マージンの温度依存性が低減されあるいは高速応答性が実現された液晶素子が提供される。

【図面の簡単な説明】

【図1】本発明の一実施態様にかかる液晶素子に用いる基板の構造を示す平面図。

【図2】本発明の第一の実施態様にかかる液晶素子の構造を示す断面図。

20 【図3】(A)～(C)：本発明の液晶素子における液晶の配向状態の形成過程の一例を模式的に示す図。

【図4】(A)～(C)：本発明の液晶素子における液晶の配向状態の形成過程の他の例を模式的に示す図。

【図5】(A)～(C)：本発明の液晶素子における液晶の配向状態の形成過程の更に他の例を模式的に示す図。

【図6】本発明の第四の実施態様にかかる液晶素子の構造を示す断面図。

30 【図7】本発明の第五の実施態様にかかる液晶素子の構造を示す断面図。

【図8】図7に示す基板(12a)側での配向制御層と電極の位置関係を示す図。

【図9】本発明の第六の実施態様にかかる液晶素子の構造を示す断面図。

【図10】図9に示す基板(12a)側での配向制御層と電極の位置関係を示す図。

【図11】本発明の液晶素子の実施態様における電極構造の一例を示す図。

40 【図12】本発明の液晶素子に適用される単純マトリックス駆動法の一例を示す図。

【図13】本発明の液晶素子に適用される単純マトリックス駆動法の一例を示す図。

【図14】図12、13に示す駆動法を用いた際における、パルス幅と液晶の透過率の関係を示す図。

【図15】カイラスメクチック液晶を用いた、図14に示す特性を持つ素子における駆動マージンを説明するための図。

【図16】本発明の液晶素子の配向状態の一例を模式的に示す図。

50 【図17】本発明の第二の実施形態にかかる液晶素子の

構造を示す断面図

【図18】本発明の第三の実施形態にかかる液晶素子の構造を示す断面図

【図19】本発明の液晶素子に用いるアクティブマトリクス基板の平面構造の一例を模式的に示す図

【図20】本発明の液晶素子のアクティブマトリクスタイプの構造例を示す断面図

【図2-1】図2-0に示す構造の等価回路を示す回路図。

【図22】本発明の液晶素子のアクティブマトリクス


『西行文』研究会が収録された「シナリオ」、「シナリオ集」 13a, 13b 音楽用脚譜

* イブの場合における駆動波形並びにこれに対応する透過率変化を示す図。


【符号の説明】

- 1 液晶素子
11 液晶
12a, 12b 基板
13a, 13b 電極
14a, 14b 層
15a, 15b 配向


〔圖 1〕




(図8)




[図2]




〔圖6〕




[图7]




[図9]




[図3]




[図4]





[図5]



[図10]




[図11]




[図15]


【図12】




【図16】




【図17】




【図13】




【図18】




【図20】




【図14】




【図19】



【図21】



[図22]



フロントページの続き

(72)発明者 森 省誠

東京都大田区下丸子3丁目30番2号キヤノン株式会社内

(72)発明者 三浦 聖志

東京都大田区下丸子3丁目30番2号キヤノン株式会社内

(72)発明者 渡部 泰之

東京都大田区下丸子3丁目30番2号キヤノン株式会社内